[实用新型]运算电路

摘要

一种运算电路包含一累加器、一累减器、一加法器、及一多工器。该累加器及累减器分别接收并累加与累减一输入数据，以分别输出一累加结果与一累减结果。该加法器将该累加结果及累减结果相加而为一相加结果。该多工器包括一接收一第一逻辑值的第一输入端、一接收一第二逻辑值的第二端、一接收该相加结果的第三端、及一选择端，该选择端根据该相加结果的第N+1与N位的逻辑值，选择该第一端、该第二端、及该第三端之其中一者的逻辑值输出为一输出数据。该累加器、累减器及多工器具有N位元，该加法器具有N+2位。

主权项

一种运算电路，适用于接收多个输入数据，且对该输入数据作加减运算，并包含：一累加器，接收并累加该等输入数据之其中作加法运算者，以输出一累加结果，该累加器及该输入数据具有N位，N为正整数；一累减器，接收并累减该等输入数据之其中作减法运算者，以输出一累减结果，该累减器具有N位；一加法器，具有N+2位，并电连接该累加器及该累减器，以接收该累加结果及该累减结果，并将该累加结果及该累减结果相加以输出一相加结果；及一多任务器，电连接该加法器，并包括一接收一第一逻辑值的第一输入端、一接收一第二逻辑值的第二端、一接收来自该加法器的该相加结果的第三端、及一选择端，该选择端根据该相加结果的第N+1位及第N位的逻辑值，选择将该第一端、该第二端、及该第三端之其中一者的逻辑值输出为一输出数据，该输出数据、该第一端、该第二端、及该第三端都具有N位，该选择端具有2位。