[发明专利]一种制造阵列基板的方法有效
| 申请号： | 201611261938.4 | 申请日： | 2016-12-30 |
| 公开（公告）号： | CN106783736B | 公开（公告）日： | 2020-05-19 |
| 发明（设计）人： | 刘元甫 | 申请（专利权）人： | 武汉华星光电技术有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 深圳市铭粤知识产权代理有限公司 44304 | 代理人： | 孙伟峰 |
| 地址： | 430070 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种制造阵列基板的方法，其包括以下步骤：在透明基板的显示区制作薄膜晶体管，在显示区外制作栅极控制电路，沉积覆盖薄膜晶体管的下绝缘层；沉积第一金属层，对第一金属层进行图案化处理形成第二栅极线，在第一栅极线和第二栅极线上沉积上绝缘层，在上绝缘层上沉积第二金属层，对第二金属层进行图案化处理以形成第三栅极线，第三栅极线的两端分别设置有容纳于第一通孔且连接第一栅极线的第一引脚和容纳于第二通孔且连接第二栅极线的第二引脚。采用这种方法可以避免薄膜晶体管被击穿，提升了阵列基板的良品率。 | ||
| 搜索关键词： | 一种 制造 阵列 方法 | ||
【主权项】：
一种制造阵列基板的方法，包括以下步骤：在透明基板的显示区制作薄膜晶体管，在显示区外制作栅极控制电路；沉积覆盖薄膜晶体管的下绝缘层，对下绝缘层进行图案化处理以使得下绝缘层不覆盖薄膜晶体管的栅极；沉积第一金属层，对第一金属层进行图案化处理形成顶端连接薄膜晶体管的栅极的第一栅极线以及顶端连接栅极控制电路的第二栅极线；在第一栅极线和第二栅极线上沉积上绝缘层，对上绝缘层进行图案化处理以形成分别连通第一栅极线和第二栅极线的第一通孔和第二通孔；在上绝缘层上沉积第二金属层，对第二金属层进行图案化处理以形成第三栅极线，第三栅极线的两端分别设置有容纳于所述第一通孔且连接第一栅极线的第一引脚和容纳于所述第二通孔且连接第二栅极线的第二引脚。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司，未经武汉华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611261938.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
