[发明专利]高密度表贴式半导体集成电路的集成方法在审
| 申请号： | 201611188497.X | 申请日： | 2016-12-21 |
| 公开（公告）号： | CN108231722A | 公开（公告）日： | 2018-06-29 |
| 发明（设计）人： | 胡锐;杨成刚;黄华;苏贵东;唐拓;刘学林;路兰艳;杨晓琴 | 申请（专利权）人： | 贵州振华风光半导体有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/60;H01L21/48 |
| 代理公司： | 贵阳中工知识产权代理事务所 52106 | 代理人： | 刘安宁 |
| 地址： | 550018 贵*** | 国省代码： | 贵州;52 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 高密度表贴式半导体集成电路的集成方法，该方法是在预先烧结成型的陶瓷管帽外表面用涂覆金属浆料烧结、化学电镀或真空镀膜的方式形成金属层；用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作管基底座及管基管帽，在其上分别形成半导体集成电路芯片键合区、表面金属层，在下陶瓷基片的背面制作对外电气引脚等结构；再进行半导体集成电路芯片的倒装键合，接着将两基片，用表贴式集成法芯片面对芯片面地装接在一起，对外电气引脚从下层陶瓷基片的背面引出。本发明解决了原有的半导体集成电路在装备系统的小型化、集成化和轻便化等应用领域受限的难题，广泛应用于多种工业领域，特别适用于装备系统小型化、高频、高可靠的领域，具有广阔的市场前景和应用空间。 | ||
| 搜索关键词： | 半导体集成电路 半导体集成电路芯片 电气引脚 陶瓷基片 装备系统 密度表 管基 贴式 背面 低温共烧陶瓷工艺 方式形成金属 表面金属层 倒装键合 工业领域 厚膜印刷 化学电镀 烧结成型 烧结工艺 涂覆金属 应用空间 真空镀膜 烧结 表贴式 高可靠 集成法 集成化 键合区 陶瓷管 芯片面 原有的 轻便 地装 管帽 浆料 受限 下层 底座 制作 芯片 应用 | ||
【主权项】：
1.高密度表贴式半导体集成电路的集成方法，其特征在于在预先烧结成型的陶瓷管帽的外表面，采用涂覆金属浆料烧结、化学电镀或真空镀膜的方式形成所需金属层；采用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作管基底座及管基管帽，在管基底座及管基管帽上分别形成半导体集成电路芯片键合区、表面金属层，在下层陶瓷基片的背面制作对外电气引脚等结构；再进行半导体集成电路芯片的倒装键合，接着将两片组装有半导体集成电路芯片的基片，用表贴式集成法芯片面对芯片面地装接在一起，对外电气引脚从下层陶瓷基片的背面引出，从而实现半导体集成电路的高密度集成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于贵州振华风光半导体有限公司，未经贵州振华风光半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611188497.X/，转载请声明来源钻瓜专利网。
- 上一篇：多基岛引线框架、引线框架阵列及封装体
- 下一篇：封装结构及其形成方法
