[发明专利]高压低热预算高K后退火工艺在审
申请号: | 201611168041.7 | 申请日: | 2016-12-16 |
公开(公告)号: | CN106783622A | 公开(公告)日: | 2017-05-31 |
发明(设计)人: | 黄秋铭 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/165 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 徐伟 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了一种制造PMOS器件时嵌入SiGe的方法。可形成多层具有不同Ge含量的SiGe层,以使得从(众)底层向(众)中间层Ge含量增大,而从(众)中间层向(众)顶层Ge含量减小。在一些实施例中,该嵌入式SiGe具有衬底之上的SiGe种子层、该SiGe种子层之上的第一SiGe过渡层、该第一SiGe过渡层之上的SiGe中间层、以及该SiGe中间层之上的第二SiGe过渡层。该第一SiGe过渡层可具有从该第一SiGe过渡层的底部往该第一SiGe过渡层的顶部增大的Ge含量。该第二SiGe过渡层可具有从该第二SiGe过渡层的底部往该第二SiGe过渡层的顶部减小的Ge含量。 | ||
搜索关键词: | 高压 低热 预算 退火 工艺 | ||
【主权项】:
一种用于形成p沟道金属氧化物半导体(PMOS)器件的方法,所述方法包括:形成衬底,所述衬底包括硅材料;蚀刻所述衬底以形成腔;以及在所述腔中沉积硅锗以形成所述衬底的表面之上的SiGe种子层、所述SiGe种子层之上的第一SiGe过渡层、所述第一SiGe过渡层之上的SiGe中间层、以及所述SiGe中间层之上的第二SiGe过渡层,其中所述第一SiGe过渡层具有从所述第一SiGe过渡层的底部向所述第一SiGe过渡层的顶部增大的锗Ge含量,其中所述第一SiGe过渡层的底部的Ge含量与所述SiGe种子层中的Ge含量相同或者更高;所述SiGe中间层具有与所述第一SiGe过渡层的顶部的Ge含量相同或更高的Ge含量;以及所述第二SiGe过渡层具有从所述第二SiGe过渡层的底部向所述第二SiGe过渡层的顶部降低的Ge含量,其中所述第二SiGe过渡层的底部的Ge含量与所述SiGe中间层中的Ge含量相同或者更低。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611168041.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造