[发明专利]一种半导体器件的制造方法有效
申请号: | 201611123480.6 | 申请日: | 2016-12-08 |
公开(公告)号: | CN108172547B | 公开(公告)日: | 2021-02-09 |
发明(设计)人: | 蔡巧明;杨列勇;王金刚;夏华婷;王龙 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件的制造方法,所述制造方法包括:提供半导体衬底,所述半导体衬底包括NMOS区和PMOS区,所述NMOS区和PMOS区上形成有栅极结构,所述栅极结构的顶部形成有栅极硬掩膜层;形成覆盖所述栅极结构的第一间隙壁层,所述第一间隙壁层具有露出所述栅极硬掩膜层的开口;形成覆盖所述栅极硬掩膜层及所述第一间隙壁层的第二间隙壁层;刻蚀位于所述PMOS区的第二间隙壁层和第一间隙壁层,以在所述PMOS区中栅极结构的侧壁上形成间隙壁结构;在所述PMOS区的栅极结构两侧的半导体衬底内形成嵌入式锗硅结构;去除第二间隙壁层及所述栅极硬掩膜层。根据本发明提供的方法,可省去一次NMOS区域第一间隙壁层的光刻与刻蚀制程。 | ||
搜索关键词: | 一种 半导体器件 制造 方法 | ||
提供半导体衬底,所述半导体衬底包括NMOS区和PMOS区,所述NMOS区和PMOS区上形成有栅极结构,所述栅极结构的顶部形成有栅极硬掩膜层;
形成覆盖所述栅极结构的第一间隙壁层,所述第一间隙壁层具有露出所述栅极硬掩膜层的开口;
形成覆盖所述栅极硬掩膜层及所述第一间隙壁层的第二间隙壁层;
刻蚀位于所述PMOS区的第二间隙壁层和第一间隙壁层,以在所述PMOS区中栅极结构的侧壁上形成间隙壁结构;
在所述PMOS区的栅极结构两侧的半导体衬底内形成嵌入式锗硅结构;
去除所述第二间隙壁层及所述栅极硬掩膜层。
2.根据权利要求1所述的方法,其特征在于,所述栅极结构的侧壁上形成有偏移侧壁,所述第一间隙壁层覆盖在所述偏移侧壁上。3.根据权利要求1所述的方法,其特征在于,在去除所述第二间隙壁层的步骤之后,还包括去除所述第一间隙壁层的步骤。4.根据权利要求1所述的方法,其特征在于,所述第二间隙壁层为SiN层。5.根据权利要求1所述的方法,其特征在于,所述栅极硬掩膜层为SiN层。6.根据权利要求1所述的方法,其特征在于,形成具有所述开口的所述第一间隙壁层的方法包括:形成覆盖所述栅极结构、栅极硬掩膜层和半导体衬底的第一间隙壁材料层;去除所述第一间隙壁材料层覆盖栅极硬掩膜层的部分。7.根据权利要求6所述的方法,其特征在于,去除所述第一间隙壁材料层覆盖栅极硬掩膜层的部分的方法包括:形成覆盖所述第一间隙壁层的硬掩膜层;
至少刻蚀去除位于所述栅极硬掩膜层顶部的所述硬掩膜层;
以所述硬掩膜层为掩膜执行湿法刻蚀,以去除位于所述栅极硬掩膜层顶部的所述第一间隙壁层。
8.根据权利要求7所述的方法,其特征在于,在去除位于所述栅极硬掩膜层顶部的所述第一间隙壁层之后,采用原子层沉积法沉积覆盖所述栅极硬掩膜层及所述硬掩膜层的第二间隙壁层,所述第二间隙壁层与所述硬掩膜层的材质相同。9.根据权利要求1所述的方法,其特征在于,去除所述第二间隙壁层及栅极硬掩膜层的方法为湿法刻蚀。10.根据权利要求9所述的方法,其特征在于,所述湿法刻蚀的蚀刻剂包括磷酸。11.根据权利要求3所述的方法,其特征在于,去除所述第一间隙壁层的方法为湿法刻蚀。12.根据权利要求1所述的方法,其特征在于,所述第一间隙壁层为氧化物层。该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611123480.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造