[发明专利]布线结构及其形成方法和形成掩模布局的方法有效
| 申请号： | 201611115396.X | 申请日： | 2016-12-07 |
| 公开（公告）号： | CN106847677B | 公开（公告）日： | 2021-10-26 |
| 发明（设计）人： | 吴寅旭;李钟弦;黄盛昱 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033;H01L21/768;H01L23/538 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;张青 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种形成掩模布局的方法、一种形成布线结构的方法和一种布线结构。所述形成掩模布局的方法包括：形成包括下布线结构图案和伪下布线结构图案的第一掩模的布局。形成与第一掩模重叠并且包括上布线结构图案和伪上布线结构图案的第二掩模的布局。形成包括第一过孔结构图案和第一伪过孔结构图案的第三掩模的布局。形成包括第二过孔结构图案和第二伪过孔结构图案的第四掩模的布局。第二过孔结构图案可与下布线结构图案和上布线结构图案共同地重叠，并且第二伪过孔结构图案可与伪下布线结构图案和伪上布线结构图案共同地重叠。第四掩模可与第三掩模重叠。 | ||
| 搜索关键词： | 布线 结构 及其 形成 方法 布局 | ||
【主权项】：
一种形成掩模布局的方法，该方法包括：形成包括下布线结构图案和伪下布线结构图案的第一掩模的布局；形成包括上布线结构图案和伪上布线结构图案的第二掩模的布局，第二掩模与第一掩模重叠；形成包括第一过孔结构图案和第一伪过孔结构图案的第三掩模的布局，第一过孔结构图案与下布线结构图案和上布线结构图案共同地重叠，并且第一伪过孔结构图案与伪下布线结构图案和伪上布线结构图案共同地重叠；以及形成与第三掩模重叠并且包括第二过孔结构图案和第二伪过孔结构图案的第四掩模的布局，第二过孔结构图案与下布线结构图案和上布线结构图案共同地重叠，并且第二伪过孔结构图案与伪下布线结构图案和伪上布线结构图案共同地重叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611115396.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
