[发明专利]半导体器件有效
| 申请号： | 201611079289.6 | 申请日： | 2012-07-18 |
| 公开（公告）号： | CN107093442B | 公开（公告）日： | 2021-07-06 |
| 发明（设计）人： | 山木贵志 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C5/14 | 分类号： | G11C5/14;G11C7/22;G11C11/413;G11C11/417 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在一种半导体器件中，具有由控制信号激活和截止的低能耗模式的各存储模块属于存储块。控制信号的传输路径被设置为以使所述控制信号通过模块内部路径并行输入各存储块中，并且使所述控制信号通过模块内部路径从所述存储块的特定存储模块中输出至下级模块外部路径，所选择的存储块中的特定存储模块的存储容量比属于同一存储块的存储模块的存储容量大。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
一种半导体器件，所述半导体器件包括：第一存储模块，第二存储模块，及第三存储模块，这些存储模块的每一个具有包括存储单元的存储单元阵列，并且具有低能耗模式，在所述低能耗模式中，所述存储模块消耗的电量比执行存储单元读取或向存储单元写入的正常操作模式中消耗的电量少，第一控制信号线与所述第一存储模块和所述第二存储模块平行耦合，以将用于控制正常操作模式和待机模式的控制信号传输至所述第一存储模块和所述第二存储模块，第二控制信号线与所述第三存储模块和所述第一存储模块耦合，以将所述控制信号从所述第一存储模块传输至所述第三存储模块，第一配线设置在所述第一存储模块中及所述第一控制信号线与所述第二控制信号线之间，以通过所述第一配线将所述控制信号从所述第一控制信号线传输至所述第二控制信号线，并且所述第一存储模块的存储容量比所述第二存储模块的存储容量大。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611079289.6/，转载请声明来源钻瓜专利网。
