[发明专利]一种神经网络加速器以及神经网络模型的实现方法在审
| 申请号： | 201610851931.1 | 申请日： | 2016-09-26 |
| 公开（公告）号： | CN106485317A | 公开（公告）日： | 2017-03-08 |
| 发明（设计）人： | 易敬军;陈邦明;王本艳 | 申请（专利权）人： | 上海新储集成电路有限公司 |
| 主分类号： | G06N3/06 | 分类号： | G06N3/06 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 俞涤炯 |
| 地址： | 201500 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种神经网络的数据处理方法，尤其涉及一种神经网络加速器和神经网络模型的实现方法。一种神经网络加速器的实现方法，包括非易失性存储器，非易失性存储器包括在后道制造工艺流程中制备的数据存储阵列，在制备数据存储阵列的前道制造工艺流程中，在数据存储阵列下方的硅衬底上制备神经网络加速器电路。一种神经网络模型的实现方法，神经网络模型包括输入信号、连接权信号、偏置、激活函数、运算函数和输出信号，激活函数和运算函数通过神经网络加速器电路实现；输入信号、连接权值、偏置和输出信号保存至数据存储阵列中。直接在数据存储阵列的下方实现神经网络加速器电路，使得数据存储带宽不受限制，并且掉电后数据依然不丢失。 | ||
| 搜索关键词： | 一种 神经网络 加速器 以及 模型 实现 方法 | ||
【主权项】：
一种神经网络加速器的实现方法，其特征在于，包括非易失性存储器，所述非易失性存储器包括在后道制造工艺流程中制备的数据存储阵列，在制备所述数据存储阵列的前道制造工艺流程中，在所述数据存储阵列下方的硅衬底上制备神经网络加速器电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海新储集成电路有限公司，未经上海新储集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610851931.1/，转载请声明来源钻瓜专利网。
