[发明专利]一种基于CPLD的中继器

摘要

本发明涉及网络互联设备领域，具体为一种基于CPLD的中继器，具有可靠性高，驱动能力强，完全无缝中继的优点，其包括控制电路模块、电源模块和接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、A侧接口芯片，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过光耦电路电气隔离。

主权项

1.一种基于CPLD的中继器，其特征在于，其包括控制电路模块、电源模块和接口电路，所述控制电路模块电控连接所述电源模块和所述接口电路，所述控制电路模块包括CPLD电路和速率位数选择电路，所述CPLD电路包括连接晶振OSC1的CPLD芯片U1，所述速率位数选择电路包括连接所述CPLD芯片U1的通信速率调节电路和字节位长选择电路，所述接口电路包括A侧接口电路和B侧接口电路，所述A侧接口电路包括接口CN1、电阻R9、电阻R13、电阻R14，所述接口CN1的1脚和4脚相连后连接保险丝PS1一端，所述保险丝PS1另一端连接半导体放电管TS1一端、半导体放电管TS2一端、电阻R23一端、接口芯片U4的6脚，所述半导体放电管TS1另一端接地，所述电阻R23另一端连接VCC1，所述接口CN1的2脚和5脚相连后连接保险丝PS2一端，所述保险丝PS2另一端连接所述半导体放电管TS2另一端、半导体放电管TS3一端、电阻R24一端、接口芯片U4的7脚，所述半导体放电管TS3另一端、电阻R24另一端、接口芯片U4的5脚均接地，所述接口芯片U4的1脚连接所述CPLD芯片U1的22脚、电阻R3一端，所述电阻R3另一端连接VCC1，所述接口芯片U4的2脚和3脚相连后连接所述CPLD芯片U1的21脚，所述接口芯片U4的4脚连接所述CPLD芯片U1的20脚，所述接口CN1的6脚连接保险丝PS3一端，所述保险丝PS3另一端连接半导体放电管TS4一端、半导体放电管TS5一端、电阻R25一端、接口芯片U5的6脚，所述半导体放电管TS4另一端接地，所述电阻R25另一端连接VCC1，所述接口CN1的7脚连接保险丝PS4一端，所述保险丝PS4另一端连接所述半导体放电管TS5另一端、半导体放电管TS6一端、电阻R26一端、接口芯片U5的7脚，所述半导体放电管TS6另一端、电阻R26另一端、接口芯片U5的2脚、接口芯片U5的3脚、接口芯片U5的5脚均接地，所述接口芯片U5的1脚连接电阻R4一端、所述CPLD芯片U1的23脚，所述电阻R4另一端连接VCC1，所述电阻R14一端连接所述CPLD芯片U1的39脚、另一端连接光耦U11的3脚，所述电阻R13一端连接所述CPLD芯片U1的40脚、另一端连接光耦U10的3脚，所述电阻R9一端连接3.3V、另一端连接所述CPLD芯片U1的37脚、光耦U12的5脚，所述B侧接口电路包括接口CN2，所述接口CN2的7脚和10脚相连后连接保险丝PS5一端，所述保险丝PS5另一端连接半导体放电管TS7一端、半导体放电管TS8一端、电阻R19一端、接口芯片U6的6脚，所述半导体放电管TS7另一端接地，所述电阻R19另一端连接VCC2，所述接口CN2的6脚和8脚相连后连接保险丝PS6一端，所述保险丝PS6另一端连接所述半导体放电管TS8另一端、半导体放电管TS9一端、电阻R21一端、接口芯片U6的7脚，所述半导体放电管TS9另一端、电阻R21另一端、接口芯片U6的5脚均接地，所述接口芯片U6的4脚连接电阻R12一端、所述光耦U11的5脚，所述电阻R12另一端连接VCC2，所述接口芯片U6的2脚和3脚相连后连接电阻R17一端、三极管Q3的集电极，所述电阻R17另一端接地，所述三极管Q3的发射极连接VCC2、基极连接电阻R10一端，所述电阻R10另一端连接电阻R11一端、所述光耦U10的5脚，所述电阻R11另一端连接VCC2，所述接口CN2的5脚连接保险丝PS7一端，所述保险丝PS7另一端连接半导体放电管TS10一端、半导体放电管TS11一端、电阻R20一端、接口芯片U7的6脚，所述半导体放电管TS10另一端接地，所述电阻R20另一端连接VCC2，所述接口CN2的4脚连接保险丝PS8一端，所述保险丝PS8另一端连接所述半导体放电管TS11另一端、半导体放电管TS12一端、电阻R22一端、接口芯片U7的7脚，所述半导体放电管TS12另一端、电阻R22另一端、接口芯片U7的2脚、接口芯片U7的3脚、接口芯片U7的5脚均接地，所述接口芯片U7的1脚连接电阻R16一端、二输入与门U8的一个输入端，所述接口芯片U6的1脚连接电阻R18一端、所述二输入与门U8的另一个输入端，所述电阻R16和电阻R18另一端连接VCC2，所述二输入与门U8的输出端连接电阻R15一端，所述电阻R15另一端连接所述光耦U12的3脚，所述B侧接口电路包括接口CN2、B侧接口芯片，所述A侧接口电路与所述B侧接口电路之间通过所述光耦U11、光耦U10、光耦U12电气隔离；所述CPLD芯片U1型号为XC9572XL，所述晶振OSC1的频率为1.8432MHz；所述控制电路模块还包括连接所述CPLD芯片U1的上电复位电路和下载接口电路；所述接口芯片U4、接口芯片U5、接口芯片U6、接口芯片U7型号均为MAX487EESA，所述光耦U10、光耦U11、光耦U12型号均为PC410L；所述接口CN1与所述接口CN2均为所述接口电路与外部数据的通讯接口，所述接口CN1的1脚和4脚相连、2脚和5脚相连且均为外部数据输入端，所述接口CN1的6脚和7脚为内部数据输出端，所述接口CN2的10脚和7脚相连、9脚和6脚相连且均为外部数据输入端，所述接口CN2的4脚和5脚为内部数据输出端；所述电源模块包括转5V电路、转隔离5V电路和3.3V电路，所述控制电路模块连接所述3.3V电路，所述转5V电路连接所述转隔离5V电路后给所述接口电路供电，所述3.3V用于所述控制电路模块和所述接口电路供电；所述转5V电路包括正极连接外部9~36VDC电源的二极管D1，所述二极管D1的负极连接保险丝F1一端，所述保险丝F1另一端连接二极管D2的负极、电容E1一端、电容C2一端、电阻R1一端和MC3306A芯片U3的6脚，所述二极管D2的正极、电容E1另一端、电容C2另一端均接地，所述MC3306A芯片U3的7脚和8脚相连后连接1脚和所述电阻R1另一端，所述MC3306A芯片U3的3脚连接电容C1一端，所述MC3306A芯片U3的4脚连接所述电容C1另一端后接地，所述MC3306A芯片U3的2脚连接二极管D3的负极和电感一端，所述电感另一端连接电容E2一端、电容C3一端、电阻R34一端和二极管ZD1的负极且该节点输出+5VDC电压，所述二极管ZD1的正极接地，所述二极管D3的正极、电容E2另一端、电容C3另一端接地，所述MC3306A芯片U3的5脚连接所述电阻R34另一端和电阻R33一端，所述电阻R33另一端接地，所述转隔离5V电路包括DC‑DC隔离模块DC1和DC‑DC隔离模块DC2，所述DC‑DC隔离模块DC1和所述DC‑DC隔离模块DC2的1脚均输入所述+5VDC电压，所述DC‑DC隔离模块DC1的6脚连接电容C19一端、二极管ZD2负极和电容E4一端且该节点输出VCC1电压，所述DC‑DC隔离模块DC2的6脚连接电容C20一端、二极管ZD3负极和电容E5一端且该节点输出VCC2电压，所述电容C19另一端、二极管ZD2的正极、电容C4另一端、电容C20另一端、二极管ZD3正极、电容E5另一端均接地，所述DC‑DC隔离模块DC1和所述DC‑DC隔离模块DC2均采用IF0505S‑1W芯片。