[发明专利]基于Virtex架构的FPGA芯片二倍线故障测试法有效
| 申请号： | 201610769422.4 | 申请日： | 2016-08-30 |
| 公开（公告）号： | CN106443423B | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 董宜平;李光;谢达 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185 |
| 代理公司： | 总装工程兵科研一所专利服务中心 32002 | 代理人： | 杨立秋 |
| 地址： | 214035 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及基于Virtex架构的FPGA芯片二倍线故障测试法，包括：配置逻辑单元将相邻行或者相邻列的二倍线连接起来，其中起始的配置逻辑单元将IO的输入和二倍线的输入连接起来，终止的配置逻辑单元将IO的输出和二倍线的输出连接起来；配置逻辑单元将东向(E2BEG)和西向(W2BEG)的二倍线首尾连接起来，或者将南向(S2BEG)和北向(N2BEG)的二倍线首尾连接起来。采用本发明的方法通过一次配置，可以进行二倍线故障测试，提高测试效率和故障覆盖率；经过多次配置，还可以定位某行或某列的某根二倍线出现了故障。 | ||
| 搜索关键词： | 基于 virtex 架构 fpga 芯片 二倍 故障测试 | ||
【主权项】：
1.基于Virtex架构的FPGA芯片二倍线故障测试法，其特征在于，包括：配置逻辑单元将相邻行或者相邻列的二倍线连接起来，其中起始的配置逻辑单元将FPGA芯片的IO管脚的输出和二倍线的输入连接起来，终止的配置逻辑单元将FPGA芯片的IO管脚的输入和二倍线的输出连接起来；配置逻辑单元将东向和西向的二倍线首尾连接起来，或者将南向和北向的二倍线首尾连接起来。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610769422.4/，转载请声明来源钻瓜专利网。
