[发明专利]一种基于IRIG-B的内外时钟源切换装置及切换方法

摘要

本发明公开了一种基于IRIG‑B的内外时钟源切换装置，包括主站板卡和若干子站板卡，所述主站板卡与子站板卡通过BLVDS对时总线连接；主站板卡上设置有CPU和FPGA，主站板卡的FPGA包括IRIG‑B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路；子站板卡上设置有CPU和FPGA，子站板卡的FPGA包括第二BLVDS编解码电路。同时也公开了该装置的切换方法。本发明利用FPGA实现对IRIG‑B信号进行解码和编码，在外部时钟源丢失信号情况下，自动切换至内部时钟源，按照IRIG‑B编码格式发送信号，从而保证各个卡件对时工作。

主权项

1.一种基于IRIG‑B的内外时钟源切换装置的切换方法，所述基于IRIG‑B的内外时钟源切换装置，包括主站板卡和若干子站板卡，所述主站板卡与子站板卡通过BLVDS对时总线连接；所述主站板卡上设置有CPU和FPGA，主站板卡的FPGA包括IRIG‑B解码电路、内部时钟电路、时间设置寄存器、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路；所述时间设置寄存器与主站板卡的CPU连接，所述时间设置寄存器、内部时钟电路、对时寄存器、IRIG‑B编码电路和第一BLVDS编解码电路依次连接，所述IRIG‑B解码电路外接IRIG‑B管脚，所述IRIG‑B解码电路与对时寄存器连接，所述IRIG‑B编码电路与主站板卡的CPU连接，所述第一BLVDS编解码电路与BLVDS对时总线连接；所述子站板卡上设置有CPU和FPGA，子站板卡的FPGA包括第二BLVDS编解码电路，所述第二BLVDS编解码电路与子站板卡的CPU连接，所述第二BLVDS编解码电路还与BLVDS对时总线连接；其特征在于：包括以下步骤，S1，在对时寄存器中定义优先级规则，即外部对时时间的优先级高于内部对时时间的优先级；S2，在上电时，主站板卡的CPU将自身运行时间和开始对时指令发送给主站板卡的FPGA；时间设置寄存器接收到主站板卡CPU的自身运行时间和开始对时指令后，内部时钟电路根据主站板卡CPU的自身运行时间进行初始化，并作为内部对时源，将内部对时时间写入对时寄存器中；IRIG‑B解码电路实时解析外部IRIG‑B管脚信号，当解析到有外部IRIG‑B信号时，将解析获得的外部对时时间写入到对时寄存器中；S3，IRIG‑B编码电路根据对时寄存器的对时时间进行IRIG‑B编码，并将编码获得的IRIG‑B信号传递给第一BLVDS编解码电路和主站板卡的CPU；S4，第一BLVDS编解码电路将IRIG‑B信号转换成BLVDS信号，并将BLVDS信号发送至BLVDS对时总线上；主站板卡的CPU进行IRIG‑B解码，达到自身时间同步；S5，子站板卡的FPGA实时监测BLVDS对时总线，第二BLVDS编解码电路将BLVDS对时总线上的BLVDS信号转换为IRIG‑B信号，并将IRIG‑B信号发送至子站板卡的CPU，子站板卡的CPU进行IRIG‑B解码，达到子站板卡时间同步。