[发明专利]一种防止SRAM存储单元的下拉电流降低的电路

摘要

本发明涉及存储器领域，尤其涉及一种防止SRAM存储单元的下拉电流降低的电路，包括地址侦测模块、负压产生模块和负压分配模块，地址侦测模块设置有地址接口，以用于接收目标存储单元的地址；地址侦测模块根据地址生成地址匹配信号，地址侦测模块还设置有地址匹配输出口，以用于将地址匹配信号输出，负压产生模块与地址侦测模块连接，以接收并根据地址匹配信号控制负压产生模块产生负压信号，负压分配模块分别与负压产生模块和源线连接，以接收负压信号，并且在将负压信号分配至每个源线上的同时断开每个源线与地线的连接，从而增加源线的下拉电流。

主权项

1.一种防止SRAM存储单元的下拉电流降低的电路，所述SRAM的同一列的每个所述存储单元的下拉NMOS管的源端共同连接一个源线，每个所述源线接地线，其特征在于，所述防止SRAM存储单元的下拉电流降低的电路包括：地址侦测模块，设置有地址接口，以用于接收目标存储单元的地址；所述地址侦测模块根据所述地址生成地址匹配信号；所述地址侦测模块还设置有地址匹配输出口，以用于将所述地址匹配信号输出；负压产生模块，与所述地址侦测模块连接，以接收并根据所述地址匹配信号控制所述负压产生模块产生负压信号；负压分配模块，分别与所述负压产生模块和所述源线连接，以接收所述负压信号并将所述负压信号分配至每个所述源线上；将所述负压信号分配至每个所述源线上的同时断开每个所述源线与所述地线的连接，从而增加所述源线的下拉电流。