[发明专利]一种自偏置高电源抑制比基准电路

摘要

本发明属于电源管理技术领域，具体的说涉及一种自偏置高电源抑制比基准电路。本发明的带隙基准电路采用全自偏置结构，以带隙基准核为基础，为运放提供偏置，同时将自身偏置电流采样放大之后重新为自身供电偏置，在简化整体电路结构的同时，有效地通过自偏置与电流放大器的隔离效果，提升输出参考电压的PSRR性能。

主权项

一种自偏置高电源抑制比基准电路,包括启动电路、电流放大器、调整运放和带隙基准核；所述启动电路包括第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第八NMOS管MN8、启动PMOS管和反相器INV；反相器INV的输入端接使能控制信号，其输出端接启动PMOS管的栅极；启动PMOS管的源极接电源；第八NMOS管MN8的漏极接启动PMOS管的漏极，第八NMOS管MN8的栅极接基准电压；第三NMOS管MN3的漏极接第八NMOS管MN8的源极，第三NMOS管MN3的栅极和漏极互连，第三NMOS管MN3的源极接地；第二NMOS管MN2的漏极接启动PMOS管的漏极，第二NMOS管MN2的栅极和漏极互连；第四NMOS管MN4的漏极接第二NMOS管MN2的源极，第四NMOS管MN4的栅极和漏极互连，第四NMOS管MN4的源极接地；第五NMOS管MN5的栅极接第二NMOS管MN2的源极，第五NMOS管MN5的源极接地；所述电流放大器包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六NMOS管MN6、第七NMOS管MN7和第九NMOS管MN9；其中，第一PMOS管MP1的源极接电源，其栅极接使能信号；第二PMOS管MP2的源极接电源，其栅极和漏极互连；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，第四PMOS管MP4的栅极接第一PMOS管MP1的漏极，第四PMOS管MP4的栅极和漏极互连；第五NMOS管MN5的漏极接第四PMOS管MP4的漏极；第九NMOS管MN9的漏极接第四PMOS管MP4的漏极，第九NMOS管MN9的栅极接基准电压；第六NMOS管MN6的漏接接第九NMOS管MN9的源极，第六NMOS管MN6的源极接地；第七NMOS管MN7的栅极和漏极互连，其源极接地；第三PMOS管MP3的源极接电源，其栅极接第二PMOS管MP2的漏极；第五PMOS管MP5的源极接第三PMOS管MP3的漏极，第五PMOS管MP5的栅极接第一PMOS管MP1的漏极；所述调制运放包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MX、第一三极管Q1、第二三极管Q2、第三三极管Q3和电容C1；所述第六PMOS管MP6的源极接第五PMOS管MP5的漏极，第六PMOS管MP6的栅极接第七PMOS管MP7的漏极，第六PMOS管MP6的漏极接第六NMOS管MN6的栅极和第七NMOS管MN7的栅极；第七PMOS管MP7的源极接第五PMOS管MP5的漏极，第七PMOS管MP7的栅极和漏极互连；第八PMOS管MP8的源极接接第五PMOS管MP5的漏极，第八PMOS管MP8的栅极接第七PMOS管MP7的漏极；第一三极管Q1的集电极接第七PMOS管MP7的漏极；第二三极管Q2的集电极接第八PMOS管MP8的漏极，第九PMOS管MX的源极接第五PMOS管MP5的漏极，第九PMOS管MX的栅极接第八PMOS管MP8的漏极，第九PMOS管MX的漏极接地；第九PMOS管MX栅极与第八PMOS管MP8漏极的连接点通过电容C1后接地；第五三极管Q5的集电极和基极接第五PMOS管MP5的漏极；所述带隙基准核包括第三三极管Q3、第四三极管Q4、第一电阻R1、第二电阻R2和可调电阻RTrimming；第一三极管Q1的发射极接第三三极管Q3的集电极，第二三极管Q2的发射极接第三三极管Q3的集电极；第三三极管Q3的发射极接地；第五三极管Q5的发射极通过第二电阻R2后接第二三极管Q2的基极，第五三极管Q5的发射极依次通过第二电阻R2和第一电阻R1后接第一三极管Q1的基极；第五三极管Q5的发射极依次通过第二电阻R2、第一电阻R1和可调电阻RTrimming后接第四三极管Q4的集电极；第四三极管Q4的基极和集电极互连，第四三极管Q4的发射极接地；第五PMOS管MP5漏极、第六PMOS管MP6源极、第七PMOS管MP7源极、第八PMOS管MP8源极、第九PMOS管MX源极、第五三极管Q5基极和集电极的连接点为基准电路的输出端，输出基准电压。