[发明专利]屏蔽栅功率MOSFET及其制造方法

摘要

本发明公开了一种屏蔽栅功率MOSFET，原胞包括：沟槽，形成于外延层中；屏蔽电极，形成于沟槽底部；屏蔽电极和沟槽的内侧表面之间隔离有屏蔽介质膜；沟槽栅电极，形成于沟槽顶部；沟槽栅电极底部通过栅极间隔离介质膜和屏蔽电极隔离；沟槽栅电极和沟槽的侧面之间隔离有栅介质膜；形成于外延层中的沟道区；屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低屏蔽介质膜的介电常数；通过降低屏蔽介质膜的介电常数来降低屏蔽介质膜的厚度并使屏蔽栅功率MOSFET的耐压保持不变。本发明还公开了一种屏蔽栅功率MOSFET的制造方法。本发明能缩小沟槽的宽度和间距即能缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。

主权项

一种屏蔽栅功率MOSFET，其特征在于：屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞包括：沟槽，形成于第一导电类型的外延层中，所述外延层形成于第一导电类型的半导体衬底表面；屏蔽电极，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极和所述沟槽的内侧表面之间隔离有屏蔽介质膜；沟槽栅电极，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜；沟道区由形成于所述外延层中的第二导电类型阱区组成，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；所述沟道区底部的所述外延层组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极通过所述屏蔽介质膜对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高；所述屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜的介电常数且使所述屏蔽介质膜的介电常数低于未掺杂氧化膜的介电常数；在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过降低所述屏蔽介质膜的介电常数来降低所述屏蔽介质膜的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。