[发明专利]在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法有效
| 申请号： | 201610351452.3 | 申请日： | 2016-05-18 |
| 公开（公告）号： | CN105826231B | 公开（公告）日： | 2019-01-18 |
| 发明（设计）人： | 曹乾涛;赵海轮;孙佳文 | 申请（专利权）人： | 中国电子科技集团公司第四十一研究所 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L27/01 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 266555 山东省*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，包括以下步骤：在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；在上述图形化光刻胶区电镀加厚金属电极层和保护层；将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层；光刻蚀制作小方阻薄膜电阻；光刻蚀制作大方阻薄膜电阻。本发明制作出的电路图形具有导体图形侧生长小、线条边缘陡直、图形分辨率高等优点。 | ||
| 搜索关键词： | 介质 同一 平面 集成 两种方阻 薄膜 电路 图形 电镀 方法 | ||
【主权项】：
1.一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，其特征在于，包括以下步骤：步骤(101)：在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；步骤(102)：通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；步骤(103)：在上述图形化光刻胶区电镀加厚金属电极层和保护层；步骤(104)：将图形化光刻胶剥离干净，将未电镀加厚区域的导体层薄膜材料和粘附层薄膜材料刻蚀干净，再去除所述保护层；步骤(105)：光刻蚀制作小方阻薄膜电阻；步骤(106)：光刻蚀制作大方阻薄膜电阻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十一研究所，未经中国电子科技集团公司第四十一研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610351452.3/，转载请声明来源钻瓜专利网。
- 上一篇：便携式书架
- 下一篇：一种封装基板孔位制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
