[发明专利]基带芯片输入缓冲方法在审
| 申请号： | 201610342040.3 | 申请日： | 2016-05-20 |
| 公开（公告）号： | CN106021144A | 公开（公告）日： | 2016-10-12 |
| 发明（设计）人： | 蒋友邦 | 申请（专利权）人： | 中国电子科技集团公司第十研究所 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 成飞(集团)公司专利中心 51121 | 代理人： | 郭纯武 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出的一种基带芯片输入缓冲方法，旨在提供一种接口时序简单，具有很强健壮性和可恢复性的基带芯片输入缓冲方法。本发明通过下述技术方案予以实现：基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，采用多点检测的方式检测时钟跳变沿；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出高电平指示信号；与输入缓冲电路相连的后一级处理模块检测到该高电平指示信号，根据调制速率与处理速率匹配情况向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。 | ||
| 搜索关键词： | 基带 芯片 输入 缓冲 方法 | ||
【主权项】：
一种基带芯片输入缓冲方法，其特征在于包括如下步骤：在输入缓冲电路中设置数据采集电路、数据存储模块、初始化逻辑模块和写控制逻辑模块；基带处理芯片外部输入的遥测传送帧按照帧间离散，帧内连续的传输规则，通过3根单端线串行输入到数据采集电路，数据采集电路采用多点检测的方式检测输入时钟跳变沿，获得采集数据，完成接口处理；采集数据在写控制逻辑模块控制下按编排规则写入数据存储模块，当数据存储模块中数据存储量超过预设门限时，输出ready高电平指示信号；与输入缓冲电路相连的后一级处理模块检测ready高电平指示信号，然后根据调制速率与处理速率匹配情况，向输入缓冲电路给出请求脉冲；输入缓冲电路若正在输出数据，则不响应该请求，否则，从数据存储模块中读出一帧数据按照约定输出格式串行输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第十研究所，未经中国电子科技集团公司第十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610342040.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种总线设备通讯地址的自动搜索方法
- 下一篇：一种智能管理芯片
