[发明专利]提前时钟有效信号的电路及方法有效
| 申请号： | 201610264233.1 | 申请日： | 2016-04-26 |
| 公开（公告）号： | CN105958982B | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 廖裕民;卢捷 | 申请（专利权）人： | 福州瑞芯微电子股份有限公司 |
| 主分类号： | H03K5/131 | 分类号： | H03K5/131 |
| 代理公司： | 福州市鼓楼区京华专利事务所(普通合伙) 35212 | 代理人： | 王美花 |
| 地址： | 350000 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种提前时钟有效信号的电路及方法，包括同步单元、循环累加器、Clken分频门限判断单元、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；同步单元连接源时钟、分频系数、Clken分频门限判断单元和标准分频门限判断单元；循环累加器分别连接源时钟、所述Clken分频门限判断单元以及所述标准分频门限判断单元；所述Clken分频门限判断单元输出提前一排的clken信号；所述或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器、与门连接ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。本发明将clken在低频时钟域有效之前的一排生效，使每个模块都可以运行在最高频率。 | ||
| 搜索关键词： | 提前 时钟 有效 信号 电路 方法 | ||
【主权项】：
1.一种提前时钟有效信号的电路，其特征在于：包括同步单元、循环累加器、Clken分频门限判断单元、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；所述同步单元连接源时钟、分频系数、所述Clken分频门限判断单元和所述标准分频门限判断单元；所述循环累加器分别连接源时钟、所述Clken分频门限判断单元以及所述标准分频门限判断单元；所述Clken分频门限判断单元输出提前一排的clken信号；所述或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器连接所述与门，所述与门再连接所述述标准分频门限判断单元和所述ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号；所述ICG gating单元还连接源时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子股份有限公司，未经福州瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610264233.1/，转载请声明来源钻瓜专利网。
- 上一篇：电气性能稳定的智能鞋垫
- 下一篇：时钟发生电路
