[发明专利]基于FPGA的千兆以太网视频多路采集传输系统

摘要

本发明属于视频信号采集及千兆以太网传输的通信领域，具体涉及一种基于FPGA的千兆以太网视频多路采集传输系统的装置。本发明采用FPGA芯片将多路摄像头采集的视频数据进行以太网协议封装，同时加入CRC校验，通过千兆以太网物理芯片传输；接收端FPGA芯片通过千兆以太网物理芯片接收数据，对数据进行校验解析，并通过VGA进行显示；多路视频数据流快速稳定的处理方法以及大带宽的充分利用提高视频传输的实时性、稳定性和高效性；该系统中异步时钟域的切换处理不仅提高了通信质量的可靠性，并且大大节省了存储空间。本发明适用于多种视频传输和监控系统，降低了产品设计和维护成本。

主权项

1.一种基于FPGA的千兆以太网视频多路采集传输系统，包括发送端FPGA芯片、接收端FPGA芯片、摄像头模块、发送端千兆以太网物理层芯片、接收端千兆以太网物理层芯片和显示模块；所述摄像头模块用于采集多路视频信号，并将采集的视频信号传给发送端FPGA芯片；所述发送端FPGA芯片将采集的多路视频信号进行以太网协议封装后汇成一路，进行32位CRC校验的计算，并通过发送端千兆以太网物理层芯片进行传输；所述接收端FPGA芯片通过接收端千兆以太网物理层芯片接收数据并作异步时钟域处理，同时对数据进行32位CRC校验检测以及视频数据的解析，并通过VGA模块进行实时显示；所述的发送端FPGA芯片包括视频信号采集模块、视频信号的封装模块、包FIFO汇聚模块、CRC校验计算模块以及发送模块；所述视频信号采集模块用于配置摄像头内部寄存器，采集摄像头输入的视频信号；所述视频信号的封装模块用于将采集的视频信号按照以太网协议进行封装；所述包FIFO汇聚模块用于检测多路暂存在包FIFO队列中的封装数据，然后进行读取发送，完成多组包FIFO输入到一组包FIFO输出的汇聚；所述CRC校验计算模块用于以太网数据帧的32位CRC校验计算，将计算所得的32位CRC替换数据帧末尾32位的数据保留位；所述发送模块用于将经过CRC校验计算的数据帧加入前导码和帧起始定界符，并按照千兆以太网物理芯片的工作时序发送出去；所述封装模块包括状态机，在空闲状态检测到包FIFO为非满时，状态机跳转至写入数据帧头状态，自动向包FIFO内部写入固定的以太网数据帧头；当以太网数据帧头写完时，状态机跳转至视频数据写入状态，等待视频信号的输入；当检测到视频数据输入时，向包FIFO中写入1个字节的0，表示该数据帧携带视频数据，然后将输入的视频数据进行处理后依次写入包FIFO中；当检测到摄像头场同步信号的上升沿标志信号输入时，向包FIFO中写入1个字节的1，表示该数据帧携带摄像头场同步信号的上升沿标志信号，然后继续将填充数据写入包FIFO中；当完成该状态时，状态机跳转至CRC保留位写入的状态，向包FIFO中写入四个字节的保留数据，完成以上状态后，状态机跳转至空闲状态继续进行。