[发明专利]具有电磁干扰屏蔽的电子封装体及相关联方法在审
| 申请号： | 201610195207.8 | 申请日： | 2016-03-30 |
| 公开（公告）号： | CN106935571A | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | G·迪玛尤加;F·阿雷拉诺;M·塔比拉 | 申请（专利权）人： | 意法半导体公司 |
| 主分类号： | H01L23/552 | 分类号： | H01L23/552;H05K9/00;H01L23/31;H01L21/56 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华,吕世磊 |
| 地址： | 菲律宾*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电子封装体包括具有相反的第一表面和第二表面的衬底。多个导电区域在该衬底的该第一表面上并且包括至少一个边缘导电区域。多个导电凸块在该衬底的该第二表面上并且耦接于这些导电区域中的多个对应导电区域。集成电路(IC)由该衬底所承载。多条键合接线耦接在该IC与这些导电区域中的多个对应导电区域之间。包封材料在该IC以及该衬底的多个相邻部分之上。导电层在该包封材料上，并且至少一个导电体耦接在该至少一个边缘导电区域与该导电层之间。 | ||
| 搜索关键词： | 具有 电磁 干扰 屏蔽 电子 封装 相关 方法 | ||
【主权项】：
一种电子封装体，包括：衬底，所述衬底具有相反的第一表面和第二表面；在所述衬底的所述第一表面上的多个导电区域，所述多个导电区域包括在所述衬底的边缘处的至少一个边缘导电区域；多个导电凸块，所述多个导电凸块在所述衬底的所述第二表面上并且耦接至所述多个导电区域中的多个对应导电区域；由所述衬底承载的集成电路(IC)；多条键合接线，所述多条键合接线耦接在所述IC与所述多个导电区域中的多个对应区域之间；在所述IC以及所述衬底的多个相邻部分之上的包封材料；在所述包封材料上的导电层；以及耦接在所述至少一个边缘导电区域与所述导电层之间的至少一个导电体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体公司，未经意法半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610195207.8/，转载请声明来源钻瓜专利网。
