[发明专利]氮化镓晶体管的制作方法在审
申请号: | 201610178295.0 | 申请日: | 2016-03-25 |
公开(公告)号: | CN107230634A | 公开(公告)日: | 2017-10-03 |
发明(设计)人: | 刘美华;孙辉;林信南;陈建国 | 申请(专利权)人: | 北京大学;北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京同立钧成知识产权代理有限公司11205 | 代理人: | 马爽,黄健 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种氮化镓晶体管的制作方法,该方法首先通过在AlGaN势垒层的表面上依次生长GaN冒层、氮化硅层和氧化层;并对第一区域下的氧化层、氮化硅层以及GaN冒层进行刻蚀,形成源漏极接触孔;再通过对位于预设的第二区域上的金属层进行刻蚀,形成源漏极;并于形成源漏极后,进一步通过刻蚀工艺和淀积工艺形成栅极,实现了抑制器件表面电荷,控制器件电流崩塌现象,抑制器件不稳定性的目的,能够提高器件的输出功率和功率效率。 | ||
搜索关键词: | 氮化 晶体管 制作方法 | ||
【主权项】:
一种氮化镓晶体管的制作方法,其特征在于,包括:在衬底表面上依次生长GaN缓冲层、AlGaN势垒层,并在所述AlGaN势垒层的表面上生长GaN冒层;在所述GaN冒层的表面上依次淀积氮化硅层和氧化层;采用刻蚀工艺对预设的第一区域下的所述氧化层、氮化硅层以及所述GaN冒层进行刻蚀,形成源漏极接触孔;淀积源漏极金属层,并通过光刻工艺对位于预设的第二区域上的所述源漏极金属层进行刻蚀形成源漏极;通过刻蚀工艺对预设的第三区域下的所述氧化层和所述氮化硅层进行刻蚀,形成阳极接触孔,其中所述第三区域包含于所述第二区域;淀积栅极金属,并通过光刻工艺对所述栅极金属进行刻蚀,形成栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学;北大方正集团有限公司;深圳方正微电子有限公司,未经北京大学;北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610178295.0/,转载请声明来源钻瓜专利网。
- 上一篇:具有垂直结构的氮化镓场效应晶体管器件的制作方法
- 下一篇:两步伪栅极形成
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造