[发明专利]一种运算放大器

摘要

本发明公开了一种采用BiCMOS工艺设计的运算放大器，包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路。本发明通过双极型晶体管和CMOS晶体管的BiCMOS工艺实现，既具有双极型电路部分的低输入阻抗和高增益，又具有CMOS电路部分的低功耗和高集成度，因此提高了放大器的增益，减小了信号主通路上的寄生电容，提高了整个运放电路的速度，从而提高了ADC电路的速度和稳定性。

主权项

1.一种运算放大器，其特征在于：包括第一级放大模块、第二级放大模块、第三级放大模块、使用两个差分对的共模反馈模块DIFF CMFB电路、以及开关电容共模反馈模块CAP CMFB电路；所述第一级放大模块包括第一负载，以及作为输入管的第一MOS管NM1和第二MOS管NM2；所述NM1的栅极连接至反向输入端vin_n，其源极接电流管NM3的漏极；所述 NM2的栅极连接至正向输入端vin_p，其源极接电流管NM3的漏极；所述NM3的栅极接偏置电压端vb1，源极接地；所述第一负载连接在电源和第一中间节点V₁₁、第二中间节点V₁₂之间；所述第二级放大模块包括第二负载，以及作为输入管的第一BJT管Q1和第二BJT管Q2；所述Q1的基极与第一中间节点V₁₁相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM9的源极和第一辅助运放BN的ncasin_n端； 所述Q2的基极与第二中间节点V₁₂相连接，其发射极接电流管NM7和NM8的漏极，其集电极接至共源共栅管NM10的源极和第一辅助运放BN的ncasin_p端；所述共源共栅管NM9的栅极接至BN的ncasout_p，漏极接第三中间节点V₂₁；所述共源共栅管NM10的栅极接至BN的ncasout_n，漏极接第四中间节点V₂₂；所述电流管NM7的栅极接偏置电压vb3，源极接地；所述电流管NM8的栅极接使用两个差分对的共模反馈模块DIFF CMFB的cmfb端，源极接地；所述第二负载连接在电源和第三中间节点V₂₁和第四中间节点V₂₂之间；所述第三级放大模块包括第三负载，以及作为输入管的NM11和NM12；所述NM11的栅极接至第三中间节点V₂₁，源极接电流管NM13和NM14的漏极，漏极接至正向输出端vout_p；所述NM12的栅极接至第四中间节点V₂₂，源极接电流管NM13和NM14的漏极，漏极接至反向输出端vout_n；所述电流管NM13的栅极接vb4，源极接地；所述电流管NM14的栅极接电容共模反馈模块CAP CMFB的vb5端，源极接地；所述第三负载连接在电源和正向输出端和反向输出端之间；所述使用两个差分对的共模反馈模块DIFF CMFB电路分别连接至第三输出节点V₂₁、第四输出节点V₂₂和NM8的栅极；所述DIFF CMFB电路包括由PM11、PM12和PM13、PM14组成的两个源耦合对，以及采用二极管连接的MOS管 NM44 、NM45、NM46，PM3和PM4；所述PM11的栅极接至第三中间节点V₂₁，源极接PM3的漏极，漏极接至NM44的漏极或栅极； 所述PM12的栅极接共模输出电压Vcm，源极接PM3的漏极，漏极接至NM45的漏极或栅极； 所述PM13的栅极接共模输出电压Vcm，源极接PM4的漏极，漏极接至NM45的漏极或栅极； PM14的栅极接至第四中间节点V₂₂，源极接PM4的漏极，漏极接至NM46的漏极或栅极； PM3、PM4的栅极接偏置电压vb2，源极接电源；源耦合对PM11‑PM12和PM13‑PM14一起检测共模输出电压和产生一个与Voc和Vcm的差成比例的输出，其中Voc=（V₂₁+ V₂₂）/2；当假设耦合对的差分输入V₂₁‑Vcm和V₂₂‑Vcm足够小以便可以进行小信号分析，且这些耦合对的共模增益为零时，PM12和PM13的漏极电流为：I2=‑I₀‑g_m12﹡（V₂₁‑Vcm）/2，其中I₂是PM12的漏极电流，g_m12是PM12的跨导；I3=‑ I₀‑g_m13﹡（V₂₂‑Vcm）/2，其中I₃是PM13的漏极电流，g_m13是PM13的跨导；由于g_m12= g_m13，故NM45的漏极电流:Icms=‑ I₂‑ I₃= I₀+ g_m12[（V₂₁+V₂₂）/2‑ Vcm]= I₀+ g_m12(Voc‑Vcm)，其中Icms是NM45的漏极电流；式Icms = I₀+ g_m12 (Voc‑Vcm)表明通过NM45的电流包括直流电流I₀加上一个与Voc‑Vcm成比例的项；电流Icms被第二级放大器中电流管NM8镜像来产生运算放大器的尾电流，这个电流控制了共模输出电压；所述开关电容共模反馈模块CAP CMFB电路分别连接到正向输出端vout_p、反向输出端vout_n 和NM14的栅极。