[发明专利]固态成像元件及其制造方法

摘要

本发明涉及一种固态成像元件及其制造方法。所述固态成像元件包括：P阱(12)；栅极绝缘膜(19)；栅电极(20)；P+型的钉扎层(22)，其位于与所述栅电极的第一端部(20a)相比靠外侧的P阱内；P－型杂质区域(17)，其至少位于与栅电极的第一端部相比靠内侧的P阱内，且与钉扎层相接；N‑型杂质区域(15a)，其位于钉扎层以及P‑型杂质区域(17)的下方的所述半导体层内；N‑‑型杂质区域(15)，其与栅极绝缘膜及P‑型杂质区域(17)分别相接，且在俯视观察时位于N‑型杂质区域(15a)的周围。

主权项

一种固态成像元件，其特征在于，包括：第一导电型的半导体层；栅极绝缘膜，其位于所述半导体层上；栅电极，其位于所述栅极绝缘膜上；第一导电型的第一杂质区域，其位于与所述栅电极的第一端部相比靠外侧的所述半导体层内；第一导电型的第二杂质区域，其至少位于与所述栅电极的所述第一端部相比靠内侧的所述半导体层内，且与所述第一杂质区域相接；第二导电型的第三杂质区域，其位于所述第一杂质区域以及所述第二杂质区域的下方的所述半导体层内；第二导电型的第五杂质区域，其位于所述第一杂质区域以及所述第三杂质区域的下方的所述半导体层内，且与所述栅极绝缘膜及所述第二杂质区域分别相接，并且在俯视观察时位于所述第三杂质区域的周围；第二导电型的第四杂质区域，其位于所述栅电极的第二端部的下方的所述半导体层内，从与所述栅电极的所述第一端部相比靠外侧起朝向所述栅电极的所述第二端部的下方，依次设置有所述第一杂质区域、所述第二杂质区域、所述第五杂质区域、所述半导体层，且所述第一杂质区域、所述第二杂质区域、所述半导体层的杂质浓度依次降低，并且所述第五杂质区域与所述第三杂质区域相比杂质浓度较低。