[发明专利]JFET及其制造方法

摘要

本发明公开了一种JFET，集成于LDMOS中，JFET的栅极区和LDMOS的沟道区共用，JFET和LDMOS的漂移区和漏区分别共用；JFET的栅极区底部的深阱组成JFET的沟道区，JFET的源漏区分别位于JFET的沟道区的两侧；JFET的源区由形成于深阱表面；在JFET的沟道区底部的第一导电类型深阱和第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，埋层和JFET的栅极区一起实现对JFET的沟道区的耗尽，消除衬底和JFET的沟道区底部直接接触时衬底的掺杂浓度的波动对JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性。本发明还公开了一种JFET的制造方法。

主权项

1.一种JFET，其特征在于：JFET集成于LDMOS中，所述JFET的栅极区和所述LDMOS的沟道区采用同一第二导电类型阱区，所述JFET的漂移区和所述LDMOS的漂移区共用，所述JFET的漏区和所述LDMOS的漏区共用；所述LDMOS的漂移区形成于第一导电类型深阱中，所述第二导电类型阱区形成于所述第一导电类型深阱中，所述第一导电类型深阱形成于第二导电类型半导体衬底中；在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道；所述LDMOS的源区由形成于所述第二导电类型阱区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准；所述LDMOS的漏区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；所述LDMOS的漂移区位于所述第二导电类型阱区和所述LDMOS的漏区之间；在所述第二导电类型阱区表面还形成有由第二导电类型重掺杂区组成沟道引出区；所述JFET的栅极区底部的所述第一导电类型深阱组成所述JFET的沟道区，所述JFET的源区和漏区分别位于所述JFET的沟道区的两侧；所述JFET的源区由形成于所述第一导电类型深阱表面的第一导电类型重掺杂区组成；在所述JFET的沟道区底部的所述第一导电类型深阱和所述第二导电类型半导体衬底的结位置处形成有第二导电类型埋层，所述第二导电类型埋层和所述JFET的栅极区一起实现对所述JFET的沟道区的耗尽，消除所述第二导电类型半导体衬底和所述JFET的沟道区底部直接接触时所述第二导电类型半导体衬底的掺杂浓度的波动对所述JFET的沟道区的耗尽产生的波动，从而增加器件的稳定性；所述第二导电类型埋层的横向位置位于所述JFET的沟道区的正下方，所述第二导电类型埋层的横向尺寸在满足大于最小的设计规则尺寸的条件下越小越好，以减少所述第二导电类型埋层对所述LDMOS的性能以及对所述LDMOS的漂移区和所述第二导电类型半导体衬底之间的结电容的影响。