[发明专利]半导体装置以及半导体装置的制造方法

摘要

本发明提供一种能够降低导通电阻，并且抑制耐压降低的半导体装置以及半导体装置的制造方法。在元件活性部设置有以条纹状的平面布局配置第一n型区和第一p型区而成的第一并列pn层。在耐压结构部设置有朝向与第一并列pn层的条纹相同的条纹状的平面布局的第二并列pn层。第一并列pn层的角部具有阶梯状地配置阶差区域而成的平面形状，阶差区域是使第一n型区和第一p型区的长度阶梯地缩短而成。阶差区域借由平均杂质浓度比第一并列pn层低的中间区域而与第二并列pn层连续。阶差区域的最外区域的窄幅部具有取第一n型区的宽度w1和第二n型区的宽度w2的大致平均值而得的宽度w3，隔着中间区域沿第二方向x与第二并列pn层对置。

主权项

一种半导体装置，其特征在于，具备：表面元件结构，其设置于第一主面侧；低电阻层，其设置于第二主面侧；第一并列pn层，其设置在所述表面元件结构与所述低电阻层之间，第一个第一导电型区和第一个第二导电型区沿与所述第一主面平行的方向交替地配置；和第二并列pn层，其以包围所述第一并列pn层的周围的方式设置，且第二个第一导电型区和第二个第二导电型区以比所述第一个第一导电型区和所述第一个第二导电型区的重复节距窄的节距沿与所述第一主面平行的方向交替地配置，所述第一个第一导电型区和所述第一个第二导电型区被配置为条纹状的平面布局，所述第一并列pn层的平面形状是具有使所述第一个第一导电型区和所述第一个第二导电型区的条纹状地延伸的第一方向的长度阶梯性地变短而成的阶梯状的角部的矩形形状，所述第一个第一导电型区或者所述第一个第二导电型区具备：第一部分，其是具有阶梯状的部分，且以与所述第一方向平行的方式与所述第二个第一导电型区或所述第二个第二导电型区相邻；第二部分，其在与所述第一方向正交的第二方向与所述第二个第二导电型区或所述第二个第一导电型区对置，所述第二方向的所述第一部分的宽度比所述第二部分的宽度窄。