[发明专利]一种RISC处理器的浮点处理单元集成电路及方法

摘要

本发明一种RISC处理器的浮点处理单元集成电路，包括七级的定点流水线和六级的浮点流水线，以及与门；其中集成方法包括，对处理器流水线停顿的控制管理的步骤；对浮点流水线各流水级的执行控制步骤。通过浮点流水线的对应设置，以及对定点流水线中存储器访问模块访问控制逻辑和异常处理模块对异常情况的处理逻辑的共用，使得浮点集成结构清楚，在充分利用原定点处理器逻辑的同时，对原定点流水线设计逻辑改动小，并减少了浮点流水线的控制逻辑，降低了功耗；集成方法具有通用性，实现定点和浮点流水线协同工作，共同实现定点和浮点指令执行，在一个时钟周期内完成两个源操作数的读取和一个运算结果的写入操作，且无其他特殊等待周期，效率高。

主权项

一种RISC处理器的浮点处理单元集成电路，其特征在于，包括七级的定点流水线和六级的浮点流水线，以及与门；所述七级的定点流水线包括依次连接的取指模块、译码模块、寄存器访问模块、执行模块、存储器访问模块、异常处理模块和数据写回模块，以及设置在每一个定点流水级输出端的定点流水级间寄存器；所述六级的浮点流水线包括依次连接在取指模块输出端的译码级FD模块、寄存器访问级FA模块、执行级FE模块、存储器访问级FM模块、异常处理级FX模块和数据写回级FW模块，以及设置在每一个浮点流水级输出端的浮点流水级间寄存器；所述的浮点流水线还包括浮点执行部件FP和浮点寄存器文件堆；浮点执行部件FP的输入端分别连接译码级FD模块、寄存器访问级FA模块和执行级FE模块输出的执行控制信号；浮点执行部件FP的输出端输出执行结果和浮点运算完成信号fdone分别连接执行级FE模块；浮点寄存器文件堆的输入端连接译码级FD模块用于读控制，以及连接数据写回级FW模块用于写数据和写控制；浮点寄存器文件堆的输出端连接寄存器访问级FA模块用于读数据；所述与门的输入端分别连接定点流水线的停顿信号holdn与浮点运算完成信号fdone，输出端输出处理器流水线停顿信号new_holdn控制定点和浮点流水线的停顿；存储器访问级FM模块输出load类指令读取存储器的地址fraddr，store类指令读取的浮点寄存器文件数据fwdata，以及需要写入存储器的地址fwaddr连接至存储器访问模块的输入；异常处理级FX模块输出浮点运算异常指示ferr连接至异常处理模块的输入，同时异常处理模块输出load类指令读取异常floaderr和读取数据frdata连接至异常处理级FX模块的输入。