[实用新型]一种用于集成电路的带隙基准源电路

摘要

本实用新型公开了一种用于集成电路的带隙基准源电路，包括：第一至第十六PMOS管、第一至第四NMOS管、运算放大器、第一电阻、第二电阻以及第一至第四三极管。能有效消除因基极电流导致的基准电压温度系数较大的现象。

主权项

一种用于集成电路的带隙基准源电路，其特征在于，包括：第一至第十六PMOS管、第一至第四NMOS管、运算放大器、第一电阻、第二电阻以及第一至第四三极管，其中，所述第一PMOS管的源极接电源，栅极接所述运算放大器的输出端，漏极接所述第二PMOS管的源极；所述第二PMOS管、第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管、第十四PMOS管和第十六PMOS管各自的栅极相接；所述第二PMOS管的漏极接所述第一三极管的发射极；所述第三PMOS管的源极接电源，漏极接所述第四PMOS管的源极，栅极接所述第三NMOS管的漏极；所述第四PMOS管的漏极接所述第三NMOS管的漏极；所述第五PMOS管的源极接电源，栅极接所述第三PMOS管的栅极，漏极接所述第六PMOS管的源极；所述第六PMOS管的漏极接所述第二三极管的发射极；所述第七PMOS管的源极接电源，栅极接所述运算放大器的输出端，漏极接所述第八PMOS管的源极；所述第八PMOS管的漏极接所述第二三极管的发射极；所述第九PMOS管的源极接电源，栅极接所述运算放大器的输出端，漏极接所述第十PMOS管的源极；所述第十PMOS管的漏极通过所述第一电阻接所述第三三极管的发射极；所述第十一PMOS管的源极接电源，栅极接所述运算放大器的输出端，漏极接所述第十二PMOS管的源极；所述第十二PMOS管的漏极通过所述第二电阻接所述第四三极管的发射极；所述第十三PMOS管的源极接电源，栅极接所述第三PMOS管的栅极，漏极接所述第十四PMOS管的源极；所述第十四PMOS管的漏极接所述第四三极管的发射极；所述第十五PMOS管的源极接电源，栅极接所述第三PMOS管的栅极，漏极接所述第十六PMOS管的源极；所述第十六PMOS管的漏极接所述第三三极管的发射极；所述第一NMOS管的漏极接所述第一三极管的基极，栅极接所述第一三极管的发射极，源极接所述第二NMOS管的漏极；所述第二NMOS管的源极接地，栅极接所述第一三极管的基极；所述第三NMOS管的源极接所述第四NMOS管的漏极，栅极接所述第一三极管的发射极；所述第四NMOS管的源极接地，栅极接所述第一三极管的基极；所述第一三级管的集电极接地，所述第二三极管、第三三极管和第四三极管各自的集电极和基极接地；所述运算放大器的反相输入端接所述第二三极管的发射极，同相输入端通过所述第一电阻接所述第三三极管的发射极；所述第十二PMOS管的漏极为基准电压输出端。