[发明专利]一种CMOS加法单元

摘要

本发明公开了一种CMOS加法单元，将第一PMOS管和第四PMOS管作为预充电管，将第二PMOS管和第五PMOS管作为防电荷泄露管，由第三NMOS管、第四NMOS管、第五NMOS管、第七NMOS管和第八NMOS管组成PDN Carry求值网络，由第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管，第十七NMOS管和第十八NMOS管组成PDN Sum，第一NMOS管、第二NMOS管、第六NMOS管、第十NMOS管、第十一NMOS管和第十九NMOS管分别作为求值晶体管，第三PMOS管和第六PMOS管，第九NMOS管和第二十NMOS管分别构成一个反相器；优点是改善了整体电路的延时及功耗‑延时积，在低频和高频工作情况下均具有较小的电路延时和功耗‑延时积。

主权项

一种CMOS加法单元，其特征在于包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管和第二十NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第五PMOS管的源极和所述的第六PMOS管的源极均接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第十NMOS管的源极、所述的第十一NMOS管的源极均接地，所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第七NMOS管的漏极、所述的第八NMOS管的漏极、所述的第六NMOS管的漏极、所述的第三PMOS管的栅极、所述的第九NMOS管的栅极和所述的第十五NMOS管的栅极相连，所述的第二PMOS管的栅极、所述的第三PMOS管的漏极和所述的第九NMOS管的漏极相连且其连接端为高位进位信号输出端，用于向高一位输出进位信号，所述的第七NMOS管的源极、所述的第三NMOS管的漏极和所述的第四NMOS管的漏极连接，所述的第八NMOS管的源极和所述的第五NMOS管的漏极连接，所述的第一NMOS管的漏极、所述的第三NMOS管的源极、所述的第四NMOS管的源极、所述的第五NMOS管的源极、所述的第六NMOS管的栅极和所述的第九NMOS管的源极连接，所述的第二NMOS管的漏极与所述的第六NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第五PMOS管的漏极、所述的第十五NMOS管的漏极、所述的第十六NMOS管的漏极、所述的第十九NMOS管的漏极、所述的第六PMOS管的栅极和所述的第二十NMOS管的栅极连接，所述的第十五NMOS管的源极、所述的第十二NMOS管的漏极、所述的第十三NMOS管的漏极和所述的第十四NMOS管的漏极连接，所述的第十六NMOS管的源极和所述的第十七NMOS管的漏极连接，所述的第十七NMOS管的源极和所述的第十八NMOS管的漏极连接，所述的第十NMOS管的漏极、所述的第十二NMOS管的源极、所述的第十三NMOS管的源极、所述的第十四NMOS管的源极、所述的第十八NMOS管的源极、第十九NMOS管的栅极和第二十NMOS管的源极连接，所述的第十九NMOS管的源极和所述的第十一NMOS管的漏极连接，所述的第六PMOS管的漏极、所述的第二十NMOS管的漏极和所述的第五PMOS管的栅极连接且其连接端为本位和值信号输出端，所述的第三NMOS管的栅极、所述的第八NMOS管的栅极、所述的第十二NMOS管的栅极和所述的第十六NMOS管的栅极连接且其连接端为第一加数信号输入端，所述的第四NMOS管的栅极、所述的第五NMOS管的栅极、所述的第十三NMOS管的栅极和所述的第十七NMOS管的栅极连接且其连接端为第二加数信号输入端，所述的第七NMOS管的栅极、所述的第十四NMOS管的栅极和所述的第十八NMOS管的栅极连接且其连接端为低位进位信号输入端，用于接收低一位的进位信号，所述的第一PMOS管的栅极、所述的第四PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二NMOS管的栅极、所述的第十NMOS管的栅极和所述的第十一NMOS管的栅极均接入幅值电平对应逻辑1的时钟信号。