[发明专利]一种高性能非精确浮点加法器及其应用方法

摘要

本发明公开了一种高性能非精确浮点加法器及其应用方法，该非精确浮点加法器由非精确指数加法器、尾数交换单元、移位单元、非精确尾数加法器、符号逻辑单元、指数更新单元以及非精确规则化单元组成，所述非精确指数加法器和非精确尾数加法器的高位m比特为精确定点加法器、低位n比特为非精确定点加法器。在应用本发明时，非精确指数和尾数加法器中精确定点加法器的位数以及非精确定点加法器的位数需要通过软件仿真的方法确定。本发明可以接受符合IEEE754协议的各种精度的浮点数，是一种新型的高速、低功耗、小面积的浮点加法器，在嵌入式数字信号处理器领域具有广阔的应用前景。

主权项

 一种高性能非精确浮点加法器，其特征在于，包含非精确指数加法器、尾数交换单元、移位单元、非精确尾数加法器、符号逻辑单元、指数更新单元以及非精确规则化单元；所述非精确指数加法器用于比较两个操作数的指数部分，并将指数比较的结果传递给尾数交换单元、符号逻辑单元以及指数更新单元；所述尾数交换单元用于根据指数比较的结果交换两个操作数的尾数部分，以保证需要进行移位的尾数处于正确的位置上，同时，将需要移位的尾数传递给所述移位单元、不需要移位的尾数传递给非精确尾数加法器；所述移位单元用于将需要移位的尾数根据指数比较的结果进行移位对齐，对齐后的尾数传递给非精确尾数加法器；所述非精确尾数加法器用于将经过对齐以后的尾数与不需要移位的尾数进行相加，并将结果传给符号逻辑单元和非精确规则化单元；所述符号逻辑单元接受两个操作数的符号以及非精确指数加法器和非精确尾数加法器的结果，从而确定两个操作数相加后和的正负；所述非精确规则化单元用于将非精确尾数加法器输出的和规则化为符合IEEE‑754要求的形式，输出两个操作数相加后和的尾数，同时根据非精确尾数加法器的结果来确定指数更新单元需要的更新量；所述指数更新单元接受非精确指数加法器和非精确规则化单元的结果，用于更新两个操作数相加后和的指数。