[发明专利]一种DLL延时链及减小延时锁相环时钟占空比失真的方法在审

专利信息
申请号: 201410377436.2 申请日: 2014-08-01
公开(公告)号: CN104143975A 公开(公告)日: 2014-11-12
发明(设计)人: 郭晓锋;亚历山大 申请(专利权)人: 西安华芯半导体有限公司
主分类号: H03L7/08 分类号: H03L7/08
代理公司: 西安智邦专利商标代理有限公司 61211 代理人: 杨引雪
地址: 710055 陕西省西安*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种DLL延时链及减小延时锁相环时钟占空比失真的方法,该DLL延时链有效地减小了延时锁相环占空比失真的问题。该DLL延时链及方法使用时钟差分信号的传输取代之前单端信号的传输,单端信号传输由于受PMOS和NMOS比例不匹配、器件特性随工艺的漂移、负载受版图匹配的影响等原因,势必会出现占空比的失真,而差分信号传输,以上原因所引起的占空比失真在差分路径会同时出现并抵消。DLL延时链(延迟单元电路)由于差分结构和正反馈的作用,实际是上升沿、下降沿同时作用的结果,所以同时起到对时钟占空比不断调整的作用。
搜索关键词: 一种 dll 延时 减小 锁相环 时钟 失真 方法
【主权项】:
一种DLL延时链,其特征在于:包括串联的若干个延时单元,所述延时单元是差分电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安华芯半导体有限公司,未经西安华芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410377436.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top