[发明专利]一种基于CUDA实现聚类的方法及装置在审

专利信息
申请号: 201410360455.4 申请日: 2014-07-25
公开(公告)号: CN104123372A 公开(公告)日: 2014-10-29
发明(设计)人: 沈铂;张刚;邱学侃;胡金辉;王娅娟;张清 申请(专利权)人: 浪潮(北京)电子信息产业有限公司
主分类号: G06F17/30 分类号: G06F17/30
代理公司: 北京安信方达知识产权代理有限公司 11262 代理人: 王丹;李丹
地址: 100085 北京市海*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种基于CUDA实现聚类的方法及装置,包括:将确定的计算统一设备架构(CUDA)类数组和CUDA点数组划分为至少一个16*16的大小的矩阵;对不足16乘16的矩阵,赋值标志位为0,其他位为1;对各划分的矩阵,按照类似于矩阵乘法的形式进行矩阵运算;对不足16*16的矩阵,在结果累加时,乘上标志位,以获得GPU矩阵运算结果;统计GPU矩阵运算结果,当矩阵运算结果中改变的点数不小于预先设置的阈值时,根据矩阵运算结果更新CUDA类数组,直至聚类完成。本发明通过划分确定的CUDA类数组和CUDA点数组为16*16的矩阵;对不足16*16的矩阵,赋值标志位为0,其他位为1,在结果累加时,乘上标志位,以获得GPU矩阵运算结果。实现了对不规则的矩阵的聚类在CUDA下实现高效运行。
搜索关键词: 一种 基于 cuda 实现 方法 装置
【主权项】:
一种基于CUDA实现聚类的方法,其特征在于,包括:将确定的计算统一设备架构CUDA类数组和CUDA点数组划分为一个或一个以上16乘16的大小的矩阵;对不足16乘16的矩阵,标志位赋值为0,除标志位以外的其他位赋值为1;对各划分的矩阵,按照类似于矩阵乘法的形式进行矩阵运算,对不足16乘16的矩阵,在结果累加时,乘上标志位,以获得图形处理器GPU矩阵运算结果;统计GPU矩阵运算结果,当GPU矩阵运算结果中改变的点数大于或等于预先设置的阈值时,根据GPU矩阵运算结果更新CUDA类数组,直至聚类完成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮(北京)电子信息产业有限公司,未经浪潮(北京)电子信息产业有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410360455.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top