[发明专利]一种具有高电源抑制比特性的低压差线性稳压器

摘要

本发明涉及属于模拟集成电路技术领域，具体涉及一种具有高电源抑制比特性的低压差线性稳压器。本发明为消除功率管M_P的栅源小信号差，在传统LDO功率管栅端引入另一条支路G_mV_in,用来采样输入端小信号扰动，使栅源端保持V_GS不变，从而消除该项对PSR的影响。本发明的有益效果为，提高LDO中频端的电源抑制能力，同时误差放大器采用自适应调节技术，通过采样一定的负载电流来偏置误差放大器，使得整个电路在负载发生变化时，保证环路稳定的同时，最大程度提供低频增益，从而一定程度上提高电源噪声的抑制能力。本发明尤其适用于低压差线性稳压器。

主权项

一种具有高电源抑制比特性的低压差线性稳压器，其特征在于，该低压差线性稳压器由PMOS管MP、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11，NMOS管MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10、MN11、MN12、MN13、MN14、MN15，电流源，电阻R，电容C构成；其中，电流源的正极接外部电源VDDA，其负极接MN10的漏极；MN10的漏极与栅极互连，其栅极接MN9的栅极，其源极接地；MN9的源极接地，其漏极接MP5的漏极；MP5的源极接外部电源VDDA，其漏极与栅极互连，其栅极接MP3的栅极；MP3的源极接外部电源VDDA，其漏极接MP1的源极；MP1的栅极接MN5源极与MN7漏极的连接点，其漏极接MN1的漏极；MN5的漏极接外部电源VDDA，其栅极接外部基准电压Vref，其源极接MN7的漏极；MN7的栅极接MN8的栅极，其源极接地；MN1的漏极与栅极互连，其栅极接MN2的栅极和MN4的栅极，其源极接地；MN2的源极接地，其漏极接MP2的漏极；MP2的源极接MP4的漏极，其栅极接MN6源极与MN8漏极的连接点；MP2源极与MP4漏极的连接点接MP3漏极与MP1源极的连接点；MP4的源极接外部电源VDDA，其栅极接MP6的栅极；MP6的源极接外部电源VDDA，其栅极与漏极互连，其漏极接MN15的漏极；MN3的漏极接外部电源VDDA，其栅极接MP2漏极与MN2漏极的连接点，其源极接MN4的漏极；MN4的源极接地；MN6的漏极接外部电源VDDA，其栅极接反馈电压VFB，其源极接MN8的漏极；MN8的源极接地；MN11的源极接地，其栅极接MN3源极与MN4漏极的连接点，其漏极接MP7的漏极；MP7的源极接第二外部电源VDDA1，其栅极通过电阻R后接MP8的栅极；MP7栅极与电阻R的连接点通过电容C后接地；电阻R与MP8栅极的连接点接MN11的漏极、MP8的漏极、MP的栅极和MP9的栅极；MP8的源极接第二外部电源VDDA1；MP的源极接第二外部电源VDDA1，其漏极接MP11的源极；MP9的源极接第二外部电源VDDA1，其漏极接MP10的源极；MP10的栅极接MP11的栅极，其漏接MN12的漏极；MN12的栅极接MN13的栅极，其源极接地；MN13的源极接地，其漏极接MP11的漏极；MP11的漏极与栅极互连；MN14的源极接地，其栅极接MP10漏极与MN12漏极的连接点，其漏极接MP9漏极与MP10源极的连接点；MN15的源极接地，其栅极接MN14的栅极。