[发明专利]半导体元件及其形成方法

摘要

本发明公开一种半导体元件及其形成方法。所述形成方法包括：在衬底上提供至少一堆叠结构。在衬底上依序形成第一间隙壁材料层、第二间隙壁材料层以及第三间隙壁材料层，且第一间隙壁材料层、第二间隙壁材料层以及第三间隙壁材料层覆盖堆叠结构。蚀刻第一间隙壁材料层、第二间隙壁材料层以及第三间隙壁材料层，以于堆叠结构的侧壁上形成三层间隙壁结构。从堆叠结构的一侧算起，三层间隙壁结构包括第一间隙壁、第二间隙壁以及第三间隙壁，且第二间隙壁的介电常数小于第一间隙壁以及第三间隙壁的每一者的介电常数。基于上述，第一间隙壁和第三间隙壁可以保护第二间隙壁，以减少栅极对接触窗的寄生电容，同时可避免栅极受损以提升元件效能。

主权项

一种半导体元件的形成方法，其特征在于包括：在衬底上提供至少一堆叠结构；在所述衬底上依序形成第一间隙壁材料层、第二间隙壁材料层以及第三间隙壁材料层，且所述第一间隙壁材料层、所述第二间隙壁材料层以及所述第三间隙壁材料层覆盖所述堆叠结构；蚀刻所述第一间隙壁材料层、所述第二间隙壁材料层以及所述第三间隙壁材料层，以于所述堆叠结构的侧壁上形成三层间隙壁结构，其中从所述堆叠结构的一侧算起，所述三层间隙壁结构包括第一间隙壁、第二间隙壁以及第三间隙壁，且所述第二间隙壁的介电常数小于所述第一间隙壁以及所述第三间隙壁的每一者的介电常数。