[发明专利]埋入式字线及其隔离结构的制造方法有效
申请号: | 201410196593.3 | 申请日: | 2014-05-09 |
公开(公告)号: | CN105097641B | 公开(公告)日: | 2017-11-07 |
发明(设计)人: | 朴哲秀;欧阳自明 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L21/768 |
代理公司: | 隆天知识产权代理有限公司72003 | 代理人: | 王芝艳,邹宗亮 |
地址: | 中国台湾台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种埋入式字线及其隔离结构的制造方法,包括先在基板内形成多个埋入式字线,且埋入式字线的顶部低于基板表面。之后,在埋入式字线上的沟槽内分别形成掩模结构层,并通过移除部分结构,使掩模结构层凸出,以便于掩模结构层的侧壁形成间隔件,进而形成多个自行对准的沟槽。然后,以间隔件与掩模结构层为蚀刻掩模,蚀刻去除沟槽底下的基板,以形成多个隔离结构沟槽,再在隔离结构沟槽内形成隔离结构。本发明的制造方法能有效降低字线之间的干扰(Row Hammer),并保持有源区内的接触区域的面积。 | ||
搜索关键词: | 埋入 式字线 及其 隔离 结构 制造 方法 | ||
【主权项】:
一种埋入式字线及其隔离结构的制造方法,其特征在于所述方法包括:在一基板的表面上形成由一第一氮化层、氧化层与一第二氮化层所构成的多层结构;图案化该多层结构,以形成暴露该基板的该表面的多个第一沟槽;以该多层结构为蚀刻掩模,蚀刻去除暴露出的该基板,以形成多个埋入式字线沟槽;在所述多个埋入式字线沟槽内分别形成埋入式字线,且该埋入式字线的顶部低于该基板的该表面;在该埋入式字线上的所述多个第一沟槽内分别形成掩模结构层;分别移除该多层结构内的该第二氮化层与该氧化层,以使所述掩模结构层凸出于该第一氮化层;在所述掩模结构层的侧壁形成间隔件,以形成自行对准的第二沟槽;以所述间隔件与所述掩模结构层为蚀刻掩模,蚀刻去除所述第二沟槽底下的基板,以形成隔离结构沟槽;以及在所述隔离结构沟槽内形成隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410196593.3/,转载请声明来源钻瓜专利网。
- 上一篇:一种半导体器件的制造方法
- 下一篇:晶片的加工方法及中间部件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造