[发明专利]一种实现DDS幅度调制输出的方法及电路有效
申请号: | 201410176015.3 | 申请日: | 2014-04-24 |
公开(公告)号: | CN103944566B | 公开(公告)日: | 2017-03-01 |
发明(设计)人: | 司朝良;钟凌惠 | 申请(专利权)人: | 山东交通学院 |
主分类号: | H03L7/24 | 分类号: | H03L7/24 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 250023 *** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的实现DDS幅度调制输出的方法,包括a.选取DDS;b.选取并行接口的DAC;c.选取并行锁存器,锁存器输出端与DAC数据输入端相连;d.电阻RS串接在DAC输出和DDS的DAC Rset之间;e.用MCU控制DDS和锁存器。本发明的实现DDS幅度调制输出的电路,包括MCU、DDS、DAC和电阻RS,特征在于包括锁存器;锁存器输入端通过并行接口与MCU相连,输出端通过并行接口连接到DAC输入端;MCU经过锁存器缓冲控制DAC输出电压的变化,引起DDS片内DAC满量程电流变化,实现DDS的调幅输出。本发明利用DAC实现了对DDS输出信号的精确幅度调制。 | ||
搜索关键词: | 一种 实现 dds 幅度 调制 输出 方法 电路 | ||
【主权项】:
一种实现DDS幅度调制输出的方法,其特征在于,包括以下步骤:a.选取一个直接数字式频率合成器DDS,设其片内电流型DAC的基准电压为VREF、满量程电流为I,I的设置端为连到芯片外部的引脚“DAC Rset”;b.选取一个带并行输入接口的高速DAC,令其工作在数据直通、直接转换模式,设其数‑模转换后的模拟输出电压为VDAC;c.选取一个并行输入、并行输出的锁存器,锁存器的数据位数与高速DAC的分辨率位数相同,锁存器的数据输出端与高速DAC的并行数据输入端相连;d.选取一个电阻RS,RS的一端接在高速DAC的模拟电压输出端,另一端连接到DDS的“DACRset”端;e.选取一个微控制器MCU,通过串行接口或者并行接口与DDS相连,以设定DDS的输出信号频率;MCU还通过并行接口与锁存器输入端相连,将变化的数据写入到锁存器中;高速DAC及时将锁存器送来的变化的数据转换成变化的模拟电压输出,该变化的模拟电压通过电阻RS控制DDS片内电流型DAC的满量程电流I随之改变,在DDS的输出端得到幅度调制的设定频率的信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东交通学院,未经山东交通学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410176015.3/,转载请声明来源钻瓜专利网。
- 上一篇:基于实时显示的一键式电力系统稳定器参数整定方法
- 下一篇:一种包装袋传送机构