[发明专利]输入级ESD保护电路

摘要

本发明公开了一种输入级ESD保护电路，涉及深亚微米工艺下集成电路静电放电保护设计的技术领域。本发明公开的输入级ESD保护电路包括二极管串、电源钳位ESD保护电路、ESD幅值特征探测模块以及传输门模块。本发明提出的输入级ESD保护电路能够在输入压焊点对地的正向ESD冲击下，有效的把输入级的栅氧化层和输入压焊点间的电连接关系断开，使得输入级的栅氧化层免受ESD事件带来的过压击穿，同时，在正常数据传输时，保证信号基本没有衰减。

主权项

一种输入级ESD保护电路，其特征在于，所述电路包括二极管串、电源钳位ESD保护电路、ESD幅值特征探测模块以及传输门模块；所述二极管串包括二极管D₁、D₂、D₃、D₄；所述二极管D₁的阳极与所述输入级ESD保护电路的压焊点相连，所述二极管D₁的阴极与所述二极管D₂的阳极相连，所述二极管D₂的阴极与所述输入级ESD保护电路的电源线V_DD相连；所述二极管D₃的阳极与所述二极管D₄的阴极相连，所以二极管D₄的阳极与所述输入级ESD保护电路的地线V_SS相连，所述二极管D₃的阴极与所述输入级ESD保护电路的压焊点相连；所述电源钳位ESD保护电路包括：PMOS晶体管M_p1、NMOS晶体管M_n1、NMOS晶体管M_big、NMOS晶体管M_fb、电阻R、电容C；所述M_p1的源极与所述电源线V_DD、所述M_big的漏极以及所述电阻R的一端连接，电阻R的另一端与所述电容C、M_p1的栅极、M_n1的栅极以及M_fb的漏极连接；所述电容C的另一端与所述M_fb的源极、M_n1的源极、M_big的源极以及所述地线V_SS连接；M_fb的栅极与M_big的栅极、M_p1的漏极、M_n1的漏极连接；所述ESD幅值特征探测模块包括电阻R₁,NMOS晶体管M_nc,反相器INV₁、INV₂、INV₃以及INV₄；所述电阻R₁的一端与所述输入级ESD保护电路的压焊点连接；所述电阻R₁的另一端与M_nc的漏极、M_nc的栅极、INV₁的输入端连接；所述M_nc的源极与所述地线V_SS连接；INV₁的输出端与INV₂的输入端、INV₃的输入端连接；所述INV₂的输出端与控制信号ESDX连接；所述INV₃的输出端与INV₄的输入端连接；所述INV₄的输出端与控制信号ESD连接；INV₁、INV₃以及INV₄的电源端均与所述输入级ESD保护电路的压焊点相连，INV₂的电源端与所述输入级ESD保护电路的电源线V_DD相连；所述传输门模块包括：PMOS晶体管M_pt，NMOS晶体管M_nt；所述M_pt的栅极与控制信号ESD连接；M_pt的源极与M_nt的漏极以及所述输入级ESD保护电路的压焊点相连；所述M_nt的栅极与控制信号ESDX连接；M_pt的漏极与M_nt的源极、PMOS晶体管M_p的栅极、NMOS晶体管M_n的栅极连接。