[发明专利]一种自动时隙电平控制的系统及其实现方法有效
申请号: | 201410068252.8 | 申请日: | 2014-02-27 |
公开(公告)号: | CN103840783B | 公开(公告)日: | 2017-05-17 |
发明(设计)人: | 王利强;王文元;金淮东;朱怀环;李胜朝 | 申请(专利权)人: | 三维通信股份有限公司 |
主分类号: | H03G3/20 | 分类号: | H03G3/20 |
代理公司: | 杭州九洲专利事务所有限公司33101 | 代理人: | 陈继亮 |
地址: | 310053 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种自动时隙电平控制的系统及其实现方法,包括数控衰减器、模数转换器和现场可编程门阵列FPGA,数控衰减器用来衰减模拟中频信号的功率,模数转换器完成中频信号的模数转换;FPGA完成时隙信号的功率统计、大功率时隙信号的选择、控制数控衰减器的衰减和对时隙信号的数字域放大。本发明的有益效果是采用硬件(数控衰减器)和软件(FPGA数字增益控制)相互配合的方法,使得大功率的时隙电平受控,而小功率的时隙电平不衰减的目的。本发明实现起来非常的简单和有效,提高了系统的动态范围和性能,对于解决同类的设计存在的技术难题具有非常大的参考和现实意义。 | ||
搜索关键词: | 一种 自动 电平 控制 系统 及其 实现 方法 | ||
【主权项】:
一种自动时隙电平控制的实现方法,其特征在于:采用数控衰减器和软件FPGA数字增益控制相互配合的方法,根据一段时间内的时隙功率的最大值控制数控衰减器将整个链路的信号进行衰减,防止模拟中频信号过大造成AD采样溢出;然后在FPGA中数字域对每个时隙的信号做相应的放大以补偿不必要的衰减,达到大功率的时隙电平受控,而小功率的时隙电平不衰减的目的;现场可编程门阵列FPGA对经过整体衰减的时隙信号每个对应时隙的累加功率Pslot_acc与门限做运算:10*lg(Pthreshold/Pslot_acc),求得每个对应时隙的功率低于门限多少个db,该差值计为Ndb_low,如果Ndb_low大于等于数控衰减器的衰减值Ndb_exceed则数字时隙增益控制模块对对应时隙信号放大Ndb_exceed,如果Ndb_low小于Ndb_exceed则数字时隙增益控制模块对对应时隙信号放大Ndb_low。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三维通信股份有限公司,未经三维通信股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410068252.8/,转载请声明来源钻瓜专利网。