[发明专利]一种全FIFO电路设计方法及其通用验证平台在审
| 申请号： | 201410065564.3 | 申请日： | 2014-02-26 |
| 公开（公告）号： | CN104866640A | 公开（公告）日： | 2015-08-26 |
| 发明（设计）人： | 龙羽 | 申请（专利权）人： | 龙羽 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的一种全FIFO电路设计方法及其通用验证平台，涉及大规模集成电路设计及其仿真验证领域，旨在解决现有集成电路芯片接口方式复杂、缺乏通用性，同时也缺乏可通用的集成电路芯验证平台等技术问题。本发明的一种全FIFO电路设计方法，电路中顺次串接的各功能模块均包括输入端、功能逻辑单元和输出端三个部分，功能逻辑单元设于输入端和输出端中间；输入端由串接的本级接收状态机和本级接收FIFO电路组成，发送端由串接的本级发送FIFO电路和本级发送状态机组成；本发明的一种全FIFO电路设计方法的通用验证平台，由测试用例解析模块、前端模块、后端模块、消息检测模块、错误检测模块构成。 | ||
| 搜索关键词： | 一种 fifo 电路设计 方法 及其 通用 验证 平台 | ||
【主权项】：
一种全FIFO电路设计方法，其特征在于：电路中各功能模块均包括输入端、功能逻辑单元和输出端三个部分，功能逻辑单元位于输入端和输出端中间；输入端由串接的本级接收状态机和本级接收FIFO电路组成，本级接收状态机接收前一级功能模块输入的交互数据并将数据存入本级接收FIFO电路；发送端由串接的本级发送FIFO电路和本级发送状态机组成，本级发送状态机根据本级发送FIFO电路中是否有数据以及后一级功能模块是否能接收数据把数据从本级发送FIFO电路中读出，并传送给后一级功能模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于龙羽，未经龙羽许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410065564.3/，转载请声明来源钻瓜专利网。
