[发明专利]一种可调恒流源集成芯片及制造方法

摘要

本发明涉及一种可调恒流源集成芯片及制造方法，它包括作为N^-掺杂区的单晶硅N^-型抛光片，在所述N^-掺杂区的背面设置有N⁺重掺杂区，在所述N^-掺杂区的正面设置有三极管Q2、恒流二极管CRD、三极管Q1和电阻R，所述电阻R的N⁺掺杂区的一端与三极管Q2的N⁺掺杂区相连，同时作为恒流源集成芯片的阴极，另一端分别与三极管Q1的N⁺掺杂区、三极管Q2的P掺杂区相连；所述三极管Q1的P掺杂区分别与恒流二极管CRD的P掺杂区、三极管Q2的P掺杂区、三极管Q2的N掺杂区相连；所述恒流二极管CRD的N掺杂区分别与恒流二极管CRD的P掺杂区、第二N⁺掺杂区相连；所述N⁺重掺杂区作为恒流源集成芯片的阳极。

主权项

一种可调恒流源集成芯片，其特征在于它包括作为N^‑ 掺杂区（1）的单晶硅N^‑型抛光片，在所述N^‑ 掺杂区（1）的背面设置有N⁺重掺杂区（2），在所述N^‑ 掺杂区（1）的正面设置有三极管Q2的第一P^‑掺杂区（3）与恒流二极管CRD的 第二P^‑掺杂区（4），在所述第一P^‑掺杂区（3）上掺杂形成第一N掺杂区（5），在所述第二P^‑掺杂区（4）上掺杂形成述第二N掺杂区（6），在所述第一N掺杂区（5）上形成第一P掺杂区（7），在第一P^‑掺杂区（3）上形成第二P掺杂区（8），在所述第二P^‑掺杂区（4）上形成第三P掺杂区（9）和第四P掺杂区（10），在硅衬底的N^‑掺杂区（1）上分别形成三极管（Q1）的第五P掺杂区（11）与电阻R的第六P掺杂区（12），在所述第一P掺杂区（7）上形成第一N⁺掺杂区（13）；在硅衬底的N^‑掺杂区（1）上形成第二N⁺掺杂区（14）；在第五P掺杂区（11）上形成第三N⁺掺杂区（15）；在电阻R的第六P掺杂区（12）上形成第四N⁺掺杂区（16），所述电阻R的第四N⁺掺杂区（16）的一端与第一N⁺掺杂区（13）相连，同时作为恒流源集成芯片的阴极；所述第四N⁺掺杂区（16）的另一端分别与第三N⁺掺杂区（15）、第一P掺杂区（7）相连；所述第五P掺杂区（11）分别与第四P掺杂区（1210）、第二P掺杂区（8）、第一N掺杂区（5）相连；所述第二N掺杂区（6）分别与第三P掺杂区（9）、第二N⁺掺杂区（14）相连；所述N⁺ 重掺杂区（2）作为恒流源集成芯片的阳极。