[发明专利]一种制作半导体器件的方法有效
申请号: | 201410033148.5 | 申请日: | 2014-01-24 |
公开(公告)号: | CN104810324B | 公开(公告)日: | 2017-12-05 |
发明(设计)人: | 赵杰;宋伟基 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238 |
代理公司: | 北京市磐华律师事务所11336 | 代理人: | 董巍,高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种制作半导体器件的方法,根据本发明的方法提出了采用牺牲层以实现形成NMOS金属栅极结构和PMOS金属栅极结构。在形成有牺牲层的条件下,NMOS金属栅极或者PMOS金属栅极的边缘没有隔离层。在本发明的制作方法中可以先形成PMOS金属栅极结构再形成NMOS金属栅极结构,还可以先形成NMOS金属栅极结构再形成PMOS金属栅极结构。 | ||
搜索关键词: | 一种 制作 半导体器件 方法 | ||
【主权项】:
一种制作半导体器件的方法,包括:提供具有第一区域和第二区域的半导体衬底,所述第一区域包括第一虚拟栅极,所述第二区域包括第二虚拟栅极,其中所述第一虚拟栅极包括第一虚拟栅极材料层和第一虚拟栅极氧化层,所述第二虚拟栅极包括第二虚拟栅极材料层和第二虚拟栅极氧化层;去除所述第一区域中的所述第一虚拟栅极,以在所述第一区域中形成第一沟槽;在所述半导体衬底上依次形成高K介电层、覆盖层、阻挡层、P型功函数金属层和金属电极层;执行平坦化工艺以露出层间介电层;去除所述第二区域中的所述第二虚拟栅极,以在所述第二区域中形成第二沟槽;在所述半导体衬底上依次形成高K介电层和牺牲层;回刻蚀去除位于所述层间介电层上以及部分的位于所述第二沟槽中的所述牺牲层;刻蚀去除位于所述层间介电层上以及部分的位于所述第二沟槽顶部附近的所述高K介电层;去除位于所述第二沟槽中剩余的所述牺牲层;在所述第二沟槽的底部和侧壁上依次形成覆盖层、阻挡层、N型功函数金属层和金属电极层;执行平坦化工艺。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410033148.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造