[实用新型]一种电机驱动芯片的电流衰减模式检测电路

摘要

一种电机驱动芯片的电流衰减模式检测电路，包括电流衰减时间控制电路、外接并联电路和数字逻辑控制电路。电流衰减时间控制电路包括若干NMOS管、若干PMOS管、核心电路和电流镜结构。外接并联电路包括电容C_T和电阻R_T，并与电流衰减时间控制电路连接。数字逻辑控制电路包括比较器、锁存器和逻辑门电路。数字逻辑控制电路的输入信号为电流衰减时间控制电路和外接并联电路的输出信号，且数字逻辑控制电路的输出信号switch仍反馈至电流衰减时间控制电路。电流衰减的时间由C_T和R_T决定，快衰和慢衰时间由电流衰减时间控制电路和数字逻辑控制电路共同控制。本实用新型完成了根据电机运行速度智能的控制电流上升和电流衰减过程的切换。

主权项

1.一种电机驱动芯片的电流衰减模式检测电路，其特征在于，包括电流衰减时间控制电路、数字逻辑控制电路、以及外接并联电路；所述电流衰减时间控制电路包括若干PMOS管、若干NMOS管、核心电路和电流镜结构；使能信号通过所述PMOS管（MP5）的栅极接入所述电流衰减时间控制电路；所述核心电路包括双极型晶体管（Q0）、双极型晶体管（Q1）、双极型晶体管（Q2）、双极型晶体管（Q3）、电阻（R0）、电阻（R1）、电阻（R2）和电阻（R3）；所述双极型晶体管（Q0）的集电极连接至电源V_DD上，所述双极型晶体管（Q0）基极的一侧通过所述电阻（R0）和所述PMOS管（MP5）与所述电源V_DD相连，所述双极型晶体管（Q0）基极的另一侧通过所述电阻（R1）、所述电阻（R2）和所述NMOS管（MN1）与所述双极型晶体管（Q0）的发射极相连；所述双极型晶体管（Q1）的基极与所述双极型晶体管（Q2）的发射极相连，所述双极型晶体管（Q1）的发射极通过所述电阻（R3）与所述双极型晶体管（Q3）的发射极相连；所述双极型晶体管（Q2）的基极和集电极之间通过所述电阻（R2）相连；所述双极型晶体管（Q3）的基极与集电极之间通过若干NMOS管相连；所述电流镜结构包括PMOS管（MP0）、PMOS管（MP1）、PMOS管（MP2）、PMOS管（MP3）和PMOS管（MP4），所述PMOS管（MP0）的栅极、所述PMOS管（MP1）的栅极、所述PMOS管（MP2）的栅极、所述PMOS管（MP3）的栅极和所述PMOS管（MP4）的栅极皆连接到偏置电流Ibias上；所述PMOS管（MP0）的源极、所述PMOS管（MP1）的源极、所述PMOS管（MP2）的源极、所述PMOS管（MP3）的源极和所述PMOS管（MP4）的源极皆连接到所述电源V_DD上；所述PMOS管（MP0）的漏极、所述PMOS管（MP1）的漏极、所述PMOS管（MP2）的漏极、所述PMOS管（MP3）的漏极和所述PMOS管（MP4）的漏极与所述核心电路相连；并在所述PMOS管（MP3）的漏极与所述NMOS管（MN4）的漏极之间输出电压V_A，在所述PMOS管（MP4）的漏极与所述NMOS管（MN5）的漏极之间输出电压V_B；所述外接并联电路连接在所述电流衰减时间控制电路的所述NMOS管（MN6）的漏极和源极之间，包括电阻（R_T）和电容（C_T），所述电阻（R_T）和所述电容（C_T）是并行连接的，在所述NMOS管（MN6）的漏极与所述完结并联电路连接处输出电压V_c；所述数字逻辑控制电路包括比较器、锁存器和逻辑门电路，所述数字逻辑控制电路的输入信号分别为衰减信号、外接电压V_PFD和所述输出电压V_A、V_B和V_C，所述输出电压V_C通过所述比较器与外接电压V_PFD比较，将结果输出到驱动模块；所述输出电压V_A输入到所述锁存器中，所述输入电压V_B与所述衰减信号先经过所述逻辑门电路，再输入到所述锁存器中；从所述锁存器输出的信号一部分做为交换信号（switch）输出，另外一部分输出给所述Drive模块；所述交换信号（switch）通过所述PMOS（MP8）栅极接入所述电流衰减时间控制电路。