[实用新型]一种基于自动地周期性读操作的读取速度测量电路有效
| 申请号： | 201320217413.6 | 申请日： | 2013-04-26 |
| 公开（公告）号： | CN203192417U | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 朱小荣;张一平;周全;郑坚斌 | 申请（专利权）人： | 苏州兆芯半导体科技有限公司 |
| 主分类号： | G11C29/08 | 分类号： | G11C29/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215123 江苏省苏州市工业*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种基于自动地周期性读操作的读取速度测量电路，其包括至少两个SRAM，两个以上的SRAM为完全相同的同步上升沿触发SRAM，每个单独的SRAM包括读地址Address、输出数据DO端和时钟CK端，所述SRAM为需要测量的SRAM，所述读地址Address和输出数据DO相互连接，至少两个SRAM的DO端和时钟CK端之间设置有边沿产生上升沿电路，所述边沿产生上升沿电路输出的上升沿信号在经过一定的时间后跳变为低电平。其测量精度高；测量电路设计简单；测量程序开发简单；测量时间和工作量减少。 | ||
| 搜索关键词： | 一种 基于 自动 周期性 操作 读取 速度 测量 电路 | ||
【主权项】：
一种基于自动地周期性读操作的读取速度测量电路，其特征在于，包括至少两个SRAM，两个以上的SRAM为完全相同的同步上升沿触发SRAM，每个单独的SRAM包括读地址Address、输出数据DO端和时钟CK端，所述SRAM为需要测量的SRAM，所述读地址Address和输出数据DO相互连接，至少两个SRAM的DO端和时钟CK端之间设置有边沿产生上升沿电路，所述边沿产生上升沿电路输出的上升沿在经过一定的时间后跳变为低电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州兆芯半导体科技有限公司，未经苏州兆芯半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320217413.6/，转载请声明来源钻瓜专利网。
