[发明专利]非易失性存储器及其操作方法以及计算装置有效
| 申请号： | 201310606617.3 | 申请日： | 2013-11-25 |
| 公开（公告）号： | CN103854699B | 公开（公告）日： | 2019-02-22 |
| 发明（设计）人： | 金灿景;李相普;全晟现 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/14;G11C16/26 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 王兆赓;戴嵩玮 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种非易失性存储器及其操作方法以及计算装置。所述非易失性存储器包括多个存储体、逻辑控制器和多个读写（RW）电路。每一个存储体包括多个存储器单元。逻辑控制器包括分别对应于所述多个存储体的多个存储单元，且被构造为基于存储在各个存储单元中的模式信息来将写使能信号和读使能信号输出给各个存储体。RW电路分别与存储体连接，且被构造为响应于各个存储体的写使能信号和读使能信号来独立地启用或禁用个存储体的写操作和读操作。在模式信息被存储在各个存储单元之后的初始状态中，无论在相应的存储单元中存储的模式信息如何，逻辑控制器都激活各个存储体的写使能信号和读使能信号。 | ||
| 搜索关键词： | 非易失性存储器 及其 操作方法 以及 计算 装置 | ||
【主权项】：
1.一种非易失性存储器，包括：多个存储体，每一个存储体包括多个存储器单元；逻辑控制器，该逻辑控制器包括分别对应于所述多个存储体的多个存储单元，并且该逻辑控制器被构造为基于存储在各个存储单元中的模式信息来输出与各个存储体对应的写使能信号和读使能信号；分别与所述多个存储体连接的多个读写电路，所述多个读写电路被构造为响应于各自存储体的写使能信号和读使能信号来独立地启用或禁用相应的存储体的写操作和读操作，其中，在模式信息被存储在各个存储单元之后的初始状态中，无论存储在各个存储单元中的模式信息如何，逻辑控制器激活各个存储体的写使能信号和读使能信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310606617.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种乳白色光学玻璃组合物
- 下一篇：一种应用于互动教学系统的音频采集装置
