[发明专利]信息处理系统无效
申请号: | 201310603463.2 | 申请日: | 2008-10-17 |
公开(公告)号: | CN103594115A | 公开(公告)日: | 2014-02-19 |
发明(设计)人: | 永嵨宏行;中井弘人 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G11C13/00 | 分类号: | G11C13/00;G11C16/34 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 周良玉;杨晓光 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种信息处理系统包括:主存储器,操作为存储数据;以及控制电路,操作为存取所述主存储器的数据。所述主存储器包括非易失性半导体存储器设备和DRAM,所述非易失性半导体存储器设备包含均使用可变电阻器的电可擦除可编程非易失性存储器基元,所述DRAM被设置为在所述控制电路与所述非易失性半导体存储器设备之间的高速缓存存储器。所述非易失性半导体存储器设备具有重写存储的数据的刷新模式。所述控制电路基于对所述非易失性半导体存储器设备的存取数目以所述刷新模式激活所述非易失性半导体存储器设备。 | ||
搜索关键词: | 信息处理 系统 | ||
【主权项】:
一种信息处理系统,包括:主存储器,操作为存储数据;以及控制电路,操作为存取所述主存储器的数据,所述信息处理系统的特征在于,所述主存储器包括:非易失性半导体存储器设备,包括存储器基元阵列,其中布置有多个存储器基元,每个存储器基元为使用可变电阻器的电可擦除可编程非易失性存储器基元,并且所述存储器基元阵列被划分为可独立存取的多个划分单元;以及DRAM,被设置为在所述控制电路与所述非易失性半导体存储器设备之间的高速缓存存储器,其中,当存取单元包括多个所述存储器基元,且该多个所述存储器基元在所述多个划分单元的每一个中包括一个存储器基元的情况下,所述控制电路执行刷新模式,从而将存储的数据重写到所述存取单元中的所述存储器基元阵列。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310603463.2/,转载请声明来源钻瓜专利网。
- 上一篇:一种静接点
- 下一篇:一种行星轧管机的送料装置