[发明专利]硅通孔工艺方法在审
申请号: | 201310557105.2 | 申请日: | 2013-11-11 |
公开(公告)号: | CN104637861A | 公开(公告)日: | 2015-05-20 |
发明(设计)人: | 潘嘉;陈曦;周正良 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种硅通孔工艺方法,与有源器件的工艺相集成,是在硅片上有源器件制作完成之后,先在硅片上淀积一层金属前介质;然后对硅通孔区域进行刻蚀,然后形成氧化层及淀积钛和氮化钛,再淀积一层金属钨;回刻并再淀积第二层金属钨;进行接触孔刻蚀及金属互连工艺;背面减薄。该方法在不改变现有工艺方法和流程的基础上实现了硅通孔工艺的集成,降低了器件的电阻和电感,提高了RF产品的性能。 | ||
搜索关键词: | 硅通孔 工艺 方法 | ||
【主权项】:
一种硅通孔工艺方法,是与有源器件工艺相集成,其特征在于:包含如下的步骤:步骤一,硅片上完成有源器件的制作之后,在硅片上淀积一层金属前介质层,该介质层厚度取决于有源器件和无源器件的高度;步骤二,利用光刻定义出硅通孔区域,依次刻蚀所述硅通孔区域的金属前介质层和硅片,形成深沟槽或孔;步骤三,整个硅片表面形成氧化层,深沟槽或孔的侧壁和底部同步形成氧化层;步骤四,淀积一层钛和氮化钛;所述钛和氮化钛同时也淀积到所述深沟槽或孔外部的表面区域;步骤五,在所述钛和氮化钛上淀积第一层钨,所述第一层钨不将深沟槽或孔填满;步骤六,对所述第一层钨进行回刻;步骤七,在形成有所述第一层钨的深沟槽或孔侧壁和底部中淀积第二层钨,所述第二层钨将所述深沟槽或孔填满;所述第二层钨同时也淀积到所述深沟槽或孔外部的表面区域;步骤八,对由所述第一层钨和所述第二层钨组成的钨层进行回刻或化学机械研磨;步骤九,接触孔刻蚀及正面金属互连完成之后,对所述硅片的背面进行减薄,从所述深沟槽或孔的底部将填充于所述深沟槽或孔中的所述钛和氮化钛、所述第一层钨和第二层钨露出;步骤十,硅片的背面进行金属淀积并制作背面金属图形,与沟槽或孔中的金属钨形成电性连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310557105.2/,转载请声明来源钻瓜专利网。
- 上一篇:CMOS图像传感器的孔洞中金属丢失的解决方法
- 下一篇:上部电极安装治具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造