[发明专利]支持乱序的自路由Omega网络结构

摘要

本发明公开了一种支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其特征是：以路由器为Omega网络的构成单元；N×N的Omega网络有log2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器。本发明用路由器代替原有Omega网络中的2×2开关，相互连接的路由器之间由握手信号自行完成数据传输，不再需要单独的计算模块和控制模块，简化了原有Omega网络在传输数据时的控制复杂度。

主权项

一种支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其特征是：以路由器为Omega网络的构成单元；一个具有N个输入端口和N个输出端口的N×N的Omega网络有log2N级，其中log2N为整数，在所述log2N级中，从左到右分别定义为第一级、第二级，……，第log2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器；N个输出端口以0、1、2……N的自然数进行排序，每一个输出端口以其排序所对应的log2N位的二进制编码作为端口地址；网络传输的数据包携带有log2N位的目的地址，所述目的地址与该数据包所要传出到的输出端口的端口地址相对应；设置所述路由器的结构形式为：每个路由器分别具有上输入端口、下输入端口两个输入端口，以及上输出端口和下输出端口两个输出端口；每个路由器内部设有上通道、下通道两个通道和判断数据包携带的目的地址的仲裁器，每个通道由一级缓存、二级缓存和多路选择器组成，所述上通道由上通道的一级缓存、上通道的二级缓存和上通道多路选择器组成，所述下通道由下通道的一级缓存、下通道的二级缓存和下通道多路选择器组成；所述上输入端口通过上通道与两个输出端口连通；所述下输入端口通过下通道与两个输出端口连通；