[发明专利]算术逻辑单元

摘要

本发明涉及一种算术逻辑单元ALU，其包括被连接到多个数据通道以驱动第一数据到数据通道的第一路由网格；被连接到数据通道以驱动第二数据到数据通道的第二路由网格。每个数据通道包括多个，例如N个，函数单元，函数单元具有来自第一路由网格的第一输入和来自第二路由网格的第二输入。函数单元成对地计算在各自的第一输入上的相应的第一数据和在各自的第二输入上的相应的第二数据的函数。每个数据通道包括具有适于从函数单元接收K′位每字的输入的缩减单元。缩减单元被配置为执行缩减操作，该缩减操作被配置为输出具有缩减了数目的J′位每通道的输出结果，其中J′小于N乘以K′。

主权项

1.一种算术逻辑单元ALU(320)，包括：预处理单元(404)，所述预处理单元(404)能够操作为生成包括像素的N个窗口作为第一数据；第一路由网格(408)，其被连接到多个数据通道，其中所述第一路由网格(408)适于驱动每个所述窗口到对应的数据通道(400)；第二路由网格(412)，其被连接到所述数据通道(400)，其中所述第二路由网格(412)适于将滤波器系数作为第二数据提供到所述数据通道(400)中；以及其中，每个所述数据通道(400)包括数量为N的多个函数单元(500)，该函数单元具有来自所述第一路由网格(408)的第一输入和来自所述第二路由网格(412)的第二输入，其中，所述函数单元(500)能够操作为计算相应的第一数据和相应的第二数据的函数的N个实例；其中避免在所述ALU中存储所述第一数据和所述第二数据，且避免存储所述第一数据和所述第二数据的所述函数的中间结果；其中，每个所述数据通道(400)包括具有来自所述函数单元(500)的输入的缩减单元(504)，其中，所述缩减单元(504)被配置为对N个结果执行加法操作，从而输出过滤的输出结果。