[发明专利]射频功率VDMOSFET屏蔽栅结构的制作方法

摘要

本发明公开了一种射频功率VDMOSFET屏蔽栅结构的制作方法，涉及微电子器件的制造方法技术领域。包括以下步骤1）氧化和Si3N4淀积；2）多晶硅淀积及掺杂；3）SiO2和Si3N4淀积；4）漏区台面光刻及刻蚀；5）Si3N4淀积和刻蚀；6）栅氧化和多晶硅淀积；7）多晶硅栅光刻和刻蚀。本发明提出的屏蔽栅结构，在不增加栅极台阶高度的前提下，有效降低了台栅结构VDMOSFET器件的栅漏电容Cgd，对管芯进行电性能测试可以得出，采用屏蔽栅结构的VDMOSFET与台栅结构VDMOSFET相比，栅漏电容降低了71%以上。

主权项

一种射频功率VDMOSFET屏蔽栅结构的制作方法，其特征在于包括以下步骤：采用RCA技术对硅基片进行清洗，然后采用高压水汽氧化系统进行场区选择性氧化，氧化层厚度1.0±0.2μm；在硅圆片上涂敷光刻胶，用场区光刻掩膜板光刻，保留场区光刻胶，然后采用RIE刻蚀SiO2至底部硅界面，保证刻蚀干净SiO2，形成干净的硅片；1)在硅片(1)的上层氧化一层氧化层，然后在氧化层之上沉积一层Si3N4(3)，形成屏蔽层与衬底之间的介质层；具体的，使用RCA方法对硅片进行清洗，然后在硅片的上表面氧化厚度为100nm±10nm的SiO2，然后在SiO2之上采用LPCVD淀积厚度为14nm±2nm的Si3N4介质层；2)在介质层之上淀积多晶硅(4)并对多晶硅进行磷元素掺杂，形成多晶硅屏蔽层；具体的，在Si3N4介质层之上采用LPCVD淀积厚度为150nm±15nm的多晶硅，并对多晶硅进行磷元素的掺杂，形成多晶硅屏蔽层；3)在多晶硅屏蔽层的上方淀积SiO2(2)，然后再淀积Si3N4；具体的，在高掺杂的多晶硅屏蔽层的上方采用LPCVD淀积厚度为650nm±50nm的SiO2，然后采用LPCVD淀积厚度为100nm±10nm的Si3N4；4)采用漏区台面光刻掩膜板进行光刻，去除漏区台面以外的光刻胶，然后由上至下依次刻蚀掉漏区台面以外的Si3N4、SiO2、多晶硅、Si3N4和SiO2，最里层的SiO2氧化层保持一定的剩余；具体的，在最上层的Si3N4上涂抹一层光刻胶，采用漏区台面光刻掩膜板进行光刻，去除漏区台面以外的光刻胶，然后采用RIE刻蚀掉漏区台面以外最上层的Si3N4和最上层的SiO2，再利用HDP设备刻蚀掉多晶硅、里层的Si3N4和里层的SiO2，刻蚀后漏区台面以外剩余SiO2厚度为50nm；5)在4)中形成的器件的上表面淀积一层Si3N4，然后利用RIE各项异性刻蚀，进行Si3N4大面积刻蚀，在漏区台面区刻蚀终止在最上层的Si3N4；在漏区台面区以外，首先刻蚀到硅片上层的SiO2并保留50％剩余，最后将硅片上层的SiO2腐蚀干净，形成Si3N4侧墙保护层，使第一次沉积剩余的多晶硅(4)以及第二次沉积剩余的SiO2被Si3N4层所包裹；具体的，采用RCA技术对硅片进行清洗，在上述4)中形成的器件的上表面淀积100nm±10nm的Si3N4，然后利用RIE各项异性刻蚀，进行Si3N4大面积刻蚀，在漏区台面区刻蚀终止在最上层的Si3N4，在漏区台面区以外，首先刻蚀到硅片上层的SiO2并保留25nm剩余，最后将漏区台面区以外的SiO2腐蚀干净，形成Si3N4侧墙保护层；6)对上述基片进行清洗，然后采用干氧氧化系统在上述基片的漏区台面以外生长栅氧化层，之后进行多晶硅淀积，并对多晶硅进行磷元素掺杂；具体的，采用RCA技术对上述基片进行清洗，然后采用干氧氧化系统在上述基片的漏区台面以外生长厚度为45nm±3nm的栅氧化层，之后采用LPCVD在上述基片之上淀积厚度为450nm±30nm的多晶硅，并对多晶硅进行磷元素掺杂；7)使用多晶硅栅光刻掩膜板进行光刻，去除多晶硅栅电极以外的光刻胶，然后采用等离子刻蚀技术将栅电极处的多晶硅腐蚀干净，腐蚀终止在硅片上的栅氧化层，并保持一定厚度的栅氧化层剩余，最终形成屏蔽栅结构；具体的，在上述基片的上层涂覆一层光刻胶，采用多晶硅栅光刻掩膜板进行光刻，去除多晶硅栅电极以外的光刻胶，然后将多晶硅刻蚀干净，刻蚀后硅表面剩余SiO2厚度为35nm±3nm，最终形成屏蔽栅结构。