[发明专利]半导体器件及其形成方法、非瞬时计算机可读存储介质有效
申请号: | 201310446588.9 | 申请日: | 2013-09-26 |
公开(公告)号: | CN103956323B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | J.W.阿基森;K.K.钱;D.L.哈拉米;刘奇志;J.J.佩卡里克 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L21/328 | 分类号: | H01L21/328;H01L29/737 |
代理公司: | 北京市柳沈律师事务所11105 | 代理人: | 邱军 |
地址: | 美国纽*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了半导体器件及其形成方法、非瞬时计算机可读存储介质。本发明具体公开了形成异质结双极晶体管地方法,该方法包括提供包括至少本征基极区域和发射极基座区域的结构。在本征基极区域上形成堆叠。堆叠包括多晶硅层和顶部牺牲氧化物层。在结构中形成沟槽。沟槽限定本征基极区域和堆叠的范围。在堆叠周围的两个区域形成非本征基极。通过选择性外延生长工艺形成非本征基极,以在沟槽之上产生桥。桥连接所述两个区域。在堆叠中提供开口。开口暴露本征基极区域的一部分。在开口中形成发射极。 | ||
搜索关键词: | 半导体器件 及其 形成 方法 瞬时 计算机 可读 存储 介质 | ||
【主权项】:
一种形成异质结双极晶体管的方法,包括以下步骤:提供包括至少本征基极区域和发射极基座区域的结构,其中所述发射极基座区域包括发射极堆叠,所述堆叠包括多晶硅层和顶部牺牲氧化物层;在所述本征基极区域上形成所述堆叠;在所述结构中的堆叠周围形成沟槽,所述沟槽限定所述本征基极区域和所述堆叠的范围;执行选择性外延生长工艺,以在所述堆叠周围形成非本征基极,所述非本征基极在所述沟槽之上产生桥;在所述堆叠中提供开口,所述开口暴露所述本征基极区域的一部分;以及在所述开口中形成发射极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310446588.9/,转载请声明来源钻瓜专利网。
- 上一篇:细纱机中电锭张力和断纱检测方法和装置
- 下一篇:一种粗纱机的导条辊装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造