[发明专利]3D叠层芯片封装器件的芯片分离方法

摘要

本发明公开了一种3D叠层芯片封装器件的芯片分离方法，包括如下步骤声学扫描显微检测3D叠层芯片封装ULSI试样的内部结构，确定所需研磨区域及其面积；用热熔蜡将3D叠层芯片封装ULSI试样固定在研磨台上；研磨根据上述研磨区域的面积，选择研磨钻头、研磨力度和研磨方向，去除封装材料和芯片，研磨至目标芯片表面覆盖的保护层；采用化学腐蚀法，去除上述的保护层。本发明以研磨为主，化学腐蚀为辅；研磨针对特定局部区域进行去除，不损伤下层芯片内部结构及其键合引线；化学腐蚀法将目标芯片表面上覆盖的保护层或芯片粘结剂去除，目标芯片暴露；所得的目标芯片内部结构和芯片上的键合引线完整不受损，方便后续的电测分析。

主权项

一种3D叠层芯片封装器件的芯片分离方法，其特征在于，包括如下步骤：(1)确定研磨区域及其面积：声学扫描显微检测3D叠层芯片封装ULSI试样的内部结构，确定研磨区域及其面积；(2)固定：用热熔蜡将3D叠层芯片封装ULSI试样固定在研磨台上；(3)研磨：根据步骤(1)所确定的研磨区域及其面积，选择研磨钻头、研磨力度和研磨方向，去除研磨区域的封装材料和芯片，研磨至目标芯片表面覆盖的保护层；所述研磨中：若研磨面积为3‑6mm2，研磨钻头为1mm，若研磨面积为7‑15mm2，研磨钻头为3mm，若研磨面积为大于15mm2，研磨钻头为5mm；(4)化学腐蚀：采用化学腐蚀法，去除步骤(3)所述的保护层。