[发明专利]一种多选一无毛刺时钟切换电路

摘要

一种多选一无毛刺时钟切换电路，可以完成多个时钟的无毛刺切换功能。该电路使用基本时钟门控单元堆叠实现多时钟切换功能，切换过程中使用保持电路维持输出电平。该时钟切换电路接收多个具有不同的频率和相位的时钟输入，产生与某个输入时钟同相位的时钟，并且时钟切换过程中不产生毛刺。该电路由基本的时钟门控单元堆叠而成，并且当输入时钟个数大于等于6时较传统时钟切换电路使用更少的资源。

主权项

一种多选一无毛刺时钟切换电路，其特征在于：包括N个相同的时钟门控单元以及一个存储单元，N为需要选择的时钟的路数，其中：时钟门控单元：包括一个基本RS触发器，一个二选一开关，一个D触发器，一个或门，和一个高电平使能的三态非门；基本RS触发器的两个输入信号分别为总线状态信号STATE和外部输入的时钟选择信号SEL，时钟信号CLK同时送至二选一开关的第一输入端以及高电平使能的三态非门的输入端，同时时钟信号CLK的反向信号送至二选一开关的第二输入端，二选一开关的输出信号送至D触发器的时钟端，基本RS触发器的输出信号送至D触发器的数据端，D触发器的输出信号送至或门的第一输入端，同时D触发器的输出信号作为高电平使能的三态非门的使能信号；存储单元：包括一个低电平使能的三态非门，和一个非门；非门的输入端同时接低电平使能的三态非门的输出端以及各时钟门控单元中高电平使能的三态非门的输出端，非门的输出端接至低电平使能的三态非门的输入端，同时非门的输出端作为多选一无毛刺时钟切换电路的输出端；低电平使能的三态非门的使能端受总线状态信号STATE控制；第N个时钟门控单元中的或门的第一输入端接第N个时钟门控单元中的D触发器的输出端，第二输入端接地，输出端接第N‑1个时钟门控单元中的或门的第二输入端；第N‑1个时钟门控单元中的或门的第一输入端接第N‑1个时钟门控单元中D触发器的输出端，输出端接第N‑2个时钟门控单元中的或门的第二输入端；以此类推，各时钟门控单元中的或门依次串联，第1个时钟门控单元中的或门的第一输入端接第1个时钟门控单元中的D触发器的输出端，第1个时钟门控单元中的或门的输出信号为STATE信号；所述时钟选择信号SEL在某一时刻仅对N路中的一路信号有效而对其余N‑1路信号无效。